protel综合实验任务书2012，几个基本小实验。
上传时间： 2013-12-08
上传用户：gxmm
FPGA里面有一些语法是无法综合的，我查了很多资料 加上自己的经验总结了本文档 希望对大家有用。
标签： verilog
上传时间： 2013-11-23
上传用户：一诺88
电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。
上传时间： 2015-01-01
上传用户：sunshie
这个 天正建筑8.5破解版支持最新AutoCAD2012 CAD即计算机辅助设计(CAD-Computer Aided Design) 利用计算机及其图形设备帮助设计人员进行设计工作 。简称cad。 在工程和产品设计中，计算机可以帮助设计人员担负计算、信息存储和制图等项工作。CAD还包含：电气CAD、外贸结算CAD、加拿大元、冠状动脉性心脏病、计算机辅助诊断、服装CAD等含义。 天正建筑8.5/8.0注册机是一款通用的天正建筑注册机，可以用于天正建筑8.5注册算号，以及天正建筑8.0等低版本注册算号 下面顺便提供两组免费天正建筑注册码 机器码：nf0def108c175002682b52cda 注册码：2F1091EF97ADFD859F077AE93D14E388CBD52D128DBF8395DC 机器码：N984BE1A8F64990004E4B4CB4 注册码：2F6F48D81D9E4A856BFBBF4798248713860848FC7DCCC4372C 使用方法：将压缩包全部下载后解压，安装虽然显示是试用版，但等下破解后就是正式版了！ 加压安装后，打开软件，会提示输入注册码，这时打开注册机，选天正建筑8.0破解，将授权码复制到注册机中，再点计算注册码，将计算出的注册码，复制到之前打开的天正软件中，即注册完成！！ 1、墙、柱、墙体造型、凸窗挡板、门窗套全面支持绘保温层。 2、门窗系统大幅度改进。新增在同一洞口插入多个门窗、门窗编号 利用AutoCAD图形平台开发的最新一代建筑软件TArch 8.5，继续以先进的建筑对象概念服务于建筑施工图设计，成为建筑CAD的首选软件，同时天正建筑对象创建的建筑模型已经成为天正日照、节能、给排水、暖通、电气等系列软件的数据来源，很多三维渲染图也基于天正三维模型制作而成。 2008年9月天正建筑TArch软件通过建设部科技成果的评估，在建筑设计领域二次开发方面达到国际先进水平。 天正表格使用了先进的表格对象，其交互界面类似Excel的电子表格编辑界面。表格对象具有层次结构，用户可以完整地把握如何控制表格的外观表现，制作出有个性化的表格。更值得一提的是，天正表格还实现了与Excel的数据双向交换，使工程制表同办公制表一样方便高效。 强大的图库管理系统和图块功能 天正的图库管理系统采用先进的编程技术，支持贴附材质的多视图图块，支持同时打开多个图库的操作。 【天正建筑8.5破解版特色功能】 主要包括交互技术、图形变换技术、曲面造型和实体造型技术等。 在计算机辅助设计中，交互技术是必不可少的。交互式cad系统， 指用户在使用计 cad系统 算机系统进行设计时，人和机器可以及时地交换信息。采用交互式系统，人们可以边构思 、边打样、边修改，随时可从图形终端屏幕上看到每一步操作的显示结果，非常直观。 图形变换的主要功能是把用户坐标系和图形输出设备的坐标系联系起来；对图形作平移、旋转、缩放、透视变换 ；通过矩阵运算来实现图形变换。 计算机设计自动化 计算机自身的cad，旨在实现计算机自身设计和研制过程的自动化或半自动化。研究内容包括功能设计自动化和组装设计自动化，涉及计算机硬件描述语言、系统级模拟、自动逻辑综合、逻辑模拟、微程序设计自动化、自动逻辑划分、自动布局布线，以及相应的交互图形系统和工程数据库系统。集成电路 cad有时也列入计算机设计自动化的范围
上传时间： 2013-10-14
上传用户：wangrong
关于Verilog中的可综合语句和不可综合语句的汇总介绍
标签： verilog
上传时间： 2013-11-27
上传用户：squershop
本文介绍了在大规模FPGA设计中可以提高综合效率和效果的多点综合技术，本文适合大规模FPGA的设计者和Synplify pro的用户阅读。
上传时间： 2013-11-04
上传用户：变形金刚
本文简单探讨了verilog HDL设计中的可综合性问题，适合HDL初学者阅读 用组合逻辑实现的电路和用时序逻辑实现的 电路要分配到不同的进程中。 不要使用枚举类型的属性。 Integer应加范围限制。 通常的可综合代码应该是同步设计。 避免门级描述，除非在关键路径中。
上传时间： 2013-11-18
上传用户：swaylong
芯片综合的过程：芯片的规格说明，芯片设计的划分，预布局，RTL 逻辑单元的综合，各逻辑单元的集成，测试，布局规划，布局布线，最终验证等步骤。设计流程与思想概述：一个设计从市场需求到实际应用需要运用工程的概念和方法加以实现，这需要工程人员遵循一定的规则按一定的设计步骤进行操作。
标签： 逻辑
上传时间： 2013-11-12
上传用户：小枫残月
EDA工程建模及其管理方法研究2 1 随着微电子技术与计算机技术的日益成熟，电子设计自动化(EDA)技术在电子产品与集成电路 (IC)芯片特别是单片集成(SoC)芯片的设计应用中显得越来越重要。EDA技术采用“自上至下”的设计思想，允许设计人员能够从系统功能级或电路功能级进行产品或芯片的设计，有利于产品在系统功能上的综合优化，从而提高了电子设计项目的协作开发效率，降低新产品的研发成本。 近十年来，EDA电路设计技术和工程管理方面的发展主要呈现出两个趋势： (1) 电路的集成水平已经进入了深亚微米的阶段，其复杂程度以每年58％的幅度迅速增加，芯片设计的抽象层次越来越高，而产品的研发时限却不断缩短。 (2) IC芯片的开发过程也日趋复杂。从前期的整体设计、功能分，到具体的逻辑综合、仿真测试，直至后期的电路封装、排版布线，都需要反复的验证和修改，单靠个人力量无法完成。IC芯片的开发已经实行多人分组协作。由此可见，如何提高设计的抽象层次，在较短时间内设计出较高性能的芯片，如何改进EDA工程管理，保证芯片在多组协作设计下的兼容性和稳定性，已经成为当前EDA工程中最受关注的问题。
上传时间： 2013-10-15
上传用户：shen007yue
ORCAD在使用的时候总会出现这样或那样的问题…但下这个问题比较奇怪…在ORCAD中无法输出网表…弹出下面的错误….这种问题很是奇怪…Netlist Format: tango.dllDesign Name: D:\EDA_PROJECT\PROTEL99SE\YK\SV3200\MAIN.DSNERROR [NET0021] Cannot get part.[FMT0024] Ref-des not found. Possible Logical/Physical annotation conflict.[FMT0018] Errors processing intermediate file找了一天没找到问题…终于在花了N多时间后发现问题所在…其实这个问题就是不要使用ORCAD PSPICE 库里面的元件来画电路图…实际中我是用了PSPICE里面和自己制作的二种电阻和电容混合在一起…就会出现这种问题…
上传时间： 2013-11-02
上传用户：sz_hjbf
