stm32f10x上，本人亲自实验代码绝对可用，现分享库文件部分，可自行移植。
上传时间： 2022-07-27
上传用户：fliang
可拓学的专家系统,基于B/S结构,动态,网络专家系统.
上传时间： 2016-11-05
上传用户：yuanyuan123
Floyd-Warshall算法描述 1)适用范围： a)APSP(All Pairs Shortest Paths) b)稠密图效果最佳 c)边权可正可负 2)算法描述： a)初始化：dis[u,v]=w[u,v] b)For k:=1 to n For i:=1 to n For j:=1 to n If dis[i,j]>dis[i,k]+dis[k,j] Then Dis[I,j]:=dis[I,k]+dis[k,j] c)算法结束：dis即为所有点对的最短路径矩阵 3)算法小结：此算法简单有效，由于三重循环结构紧凑，对于稠密图，效率要高于执行|V|次Dijkstra算法。时间复杂度O(n^3)。 考虑下列变形：如(I,j)∈E则dis[I,j]初始为1,else初始为0，这样的Floyd算法最后的最短路径矩阵即成为一个判断I,j是否有通路的矩阵。更简单的，我们可以把dis设成boolean类型，则每次可以用“dis[I,j]:=dis[I,j]or(dis[I,k]and dis[k,j])”来代替算法描述中的蓝色部分，可以更直观地得到I,j的连通情况。
标签： Floyd-Warshall Shortest Pairs Paths
上传时间： 2013-12-01
上传用户：dyctj
超声影像工作站系统可与各种型号的B超、彩超连接，实时采集、显示、处理、存贮超声图像，采用全数字化处理技术，可对各种超声图像进行动态采集
上传时间： 2014-06-01
上传用户：ippler8
可重构计算技术兼具通用处理器(General-Purpose Processor，GPP)和专用集成电路(Application Specific Integr—ated Circuits，ASIC)的特点，既可以提供硬件高速的特性，又具有软件可以重新配置的特性。而动态部分可重构技术是可重构计算技术的最新进展之一。该技术的要点就是在系统正常工作的情况下，修改部分模块的功能，而系统其它模块能够照常运行，这样既节约硬件资源，又增强了系统灵活性。 可重构SoC既可以在处理器上进行编程又可以改变FPGA内部的硬件结构，这使得SoC系统既具有处理器善于控制和运算的特点，又具FPGA灵活的重构特点；由于处理器和FPGA硬件是在同一块硅片上，使得它们之间的通信宽带大大提高，这种平台很适合于容错算法的实现。 本文基于863计划项目；动态重构计算机的可信实现关键技术，重点研究应用于恶劣环境中FPGA自我容错的体系结构，提出了一套完整的SoC系统的容错设计方案，并研究其实现技术，设计实现了实现该技术的硬件平台和软件算法，并验证成功。 论文取得了如下的创新性研究成果： 1、设计了实现动态重构技术的硬件平台，包括高性能的FPGA(内含入式处理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模块。 2、说明了动态重构技术的设计规范和设计流程，实现动态重构技术。 3、提出了一种基于动态重构实现容错的方法，不需要外部处理器干预，由嵌入式处理器负责管理整个过程。 4、设计并实现了嵌入式处理器运行时需要的软件，主要有两个功能，首先是从CF卡中读入重构所需的配置文件，并将配置文件写进FPGA内部的配置存储器中，改变FPGA内部的功能。其次，是实现容错技术的算法。
上传时间： 2013-04-24
上传用户：edrtbme
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
二: 普通计算器的设计说明: 1 普通计算器的主要功能(普通计算与逆波兰计算): 1.1主要功能: 包括 a普通加减乘除运算及带括号的运算 b各类三角与反三角运算（可实现角度与弧度的切换） c逻辑运算， d阶乘与分解质因数等 e各种复杂物理常数的记忆功能 f对运算过程的中间变量及上一次运算结果的储存. G 定积分计算器（只要输入表达式以及上下限就能将积分结果输出） H 可编程计算器（只要输入带变量的表达式后，再输入相应的变量的值就能得到相应的结果） I 二进制及八进制的计算器 j十六进制转化为十进制的功能。 *k (附带各种进制间的转化器)。 L帮助与阶乘等附属功能
上传时间： 2013-11-26
上传用户：yzy6007
国内首款采用B/S完美模式开发的考试系统国内首款采用开放式、动态数据架构的考试系统
上传时间： 2013-12-25
上传用户：liglechongchong
使用的是API编程,可格式化、校验和读写特殊扇区。可用作Windows下的磁盘加密。本函数还有以下两个缺点以待改进： 1.本函数还只能读能读 A: 和 B:,即只能对软盘操作 2.不能改变磁盘扇区大小，只能是标准的 512 个字节。 参数说明: command 操作: 0 重置磁盘 2 读扇区 3 写扇区 4 校验磁道 5 格式化磁道 8 得到设备参数 (int 1EH) drive 驱动器 A:=0 B:=1 head 磁头号,范围 0 - 1 track 磁道号,范围 0 - 84 ( 80 - 84 为特殊磁道，通常用来加密 ) sector 扇区号,范围 0 - 255 ( 19 - 255 为非标准扇区编号，通常用来加密) nsectors 每次读或写的扇区数,不能超出每磁道的最大扇区数 buffer 数据写入或读出的缓冲区，大小为 512 个字节 返回值 ( 同 Int 13H ): 0x0 成功 0x1 无效的命令 0x3 磁盘被写保护 0x4 扇区没有找到 0xa 发现坏扇区 0x80 磁盘没有准备好
上传时间： 2013-12-05
上传用户：moerwang
计算矩阵连乘积 问题描述 在科学计算中经常要计算矩阵的乘积。矩阵A和B可乘的条件是矩阵A的列数等于矩阵B的行数。若A是一个p×q的矩阵，B是一个q×r的矩阵，则其乘积C=AB是一个p×r的矩阵。
上传时间： 2015-03-25
上传用户：yulg
