Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
32K点的fftVHDL实现,可直接在可编程逻辑器件上运行实现...
基于可编程逻辑器件CPLD和直接数字频率合成技术(DDS)的三相多波形函数发生器...
java网站源代码,有数据库的操作代码,业务逻辑代码等内容...
JTAG协议分析软件,配合周立功的LA1032逻辑分析仪使用,可以观察各种JTAG仿真器的通信过程....
一个本人修改的实现逻辑表达式的分析的编译程序,采用递归下降分析法,生成三地址代码,是学习编译原理的好帮手....
《vhdl硬件描述语言与数字逻辑电路设计》修订版 电子工程师的必备知识...
《vhdl数字逻辑电路设计》一本很好的、对新手很有参考价值的教程...
寄存器和处理器模式(26-bit 体系) 寄存器和处理器模式(32-bit 体系) 程序状态寄存器和操纵它的指令 寄存器装载和存储指令 算术和逻辑指令 移位操作 乘法指令 ...
计算机组成原理的实验报告,包括 实验四 基本模型机设计与实现,实验一 运算器实验 (一) 算术逻辑运算器 实验一 运算器实验 (二) 进位控制实验 实验一 运算器实验 (三) 移位运算器实验...