虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

逻辑运算

逻辑运算又称布尔运算。布尔用数学方法研究逻辑问题,成功地建立了逻辑演算。他用等式表示判断,把推理看作等式的变换。这种变换的有效性不依赖人们对符号的解释,只依赖于符号的组合规律。这一逻辑理论人们常称它为布尔代数。20世纪30年代,逻辑代数在电路系统上获得应用,随后,由于电子技术与计算机的发展,出现各种复杂的大系统,它们的变换规律也遵守布尔所揭示的规律。逻辑运算(logicaloperators)通常用来测试真假值。最常见到的逻辑运算就是循环的处理,用来判断是否该离开循环或继续执行循环内的指令。
  • Multisim的时序逻辑电路设计仿真

    通过介绍Multisim软件的功能和特点,结合格雷玛计数器的设计实例,叙述了在Multisim软件平台进行时序逻辑电路的设计原理及构成方法,并利用软件对设计进行仿真。

    标签: Multisim 时序逻辑 仿真 电路设计

    上传时间: 2013-11-06

    上传用户:songyue1991

  • DC逻辑综合

    芯片综合的过程:芯片的规格说明,芯片设计的划分,预布局,RTL 逻辑单元的综合,各逻辑单元的集成,测试,布局规划,布局布线,最终验证等步骤。设计流程与思想概述:一个设计从市场需求到实际应用需要运用工程的概念和方法加以实现,这需要工程人员遵循一定的规则按一定的设计步骤进行操作。

    标签: 逻辑

    上传时间: 2013-11-24

    上传用户:wangyi39

  • 一种混沌伪随机序列发生器的FPGA实现

    随着混沌理论应用于产生伪随机序列的发展,用现场可编程逻辑门阵列实现了基于TD—ERCS混沌的伪随机序列发生器.为了便于硬件实现并减少硬件占用资源.对原算法(即基于TD—ERCS构造伪随机序列发生器的算法)进行了适当改进,密钥空间缩减到2⋯.设计采用双精度浮点运算,选用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系统仿真实验.系统的硬件电路占用17716个逻辑单元,占芯片资源88%,工作频率50 MHz,EPRS产生速率10 Mbps.

    标签: FPGA 混沌 伪随机序列 发生器

    上传时间: 2013-10-28

    上传用户:crazyer

  • 基于FPGA的数字三相锁相环的优化设计

    数字三相锁相环中含有大量乘法运算和三角函数运算,占用大量的硬件逻辑资源。为此,提出一种数字三相锁相环的优化实现方案,利用乘法模块复用和CORDIC算法实现三角函数运算,并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明,优化后的数字三相锁相环大大节省了FPGA的资源,并能快速、准确地锁定相位,具有良好的性能。

    标签: FPGA 数字 三相 优化设计

    上传时间: 2013-11-15

    上传用户:yjj631

  • MPI下三维FDTD并行运算的分析与实现

    基于Message-Passing Interface ( MPI)的编程环境,以PML (Perfectly Matched Layer)为吸收边界条件,讨论了时域有限差分法FDTD的三维并行运算情况。通过一定的数值计算,定量地给出了MPI下FDTD并行算法中的网格数、进程数、分割方式三者之间的关系以及对计算效率的影响。

    标签: FDTD MPI 并行运算

    上传时间: 2013-11-05

    上传用户:啊飒飒大师的

  • 逻辑电平标准

    详细介绍逻辑电平的标准以及相互之间的连接

    标签: 逻辑电平标准

    上传时间: 2013-11-20

    上传用户:fanxiaoqie

  • 实现MPLS VPN逻辑网络拓扑的方法

    通过研究在建设运营数据网过程中,利用BGP Community属性结合条件路由过滤技术实现路由控制的过程,提出了在复杂网络环境以及其它可用技术受限制的条件下实现MPLS VPN逻辑网络结构的一种新方法,该方案的实施,使得专用网具有更高的安全性和可扩展性。

    标签: MPLS VPN 逻辑 网络拓扑

    上传时间: 2013-11-23

    上传用户:农药锋6

  • 运算放大器设计及应用资料

    运算放大器设计及应用

    标签: 运算 放大器设计 应用资料

    上传时间: 2013-11-11

    上传用户:xianglee

  • 基于SRAM的微控制器提供更优的安全性

    无论是自动应答机、护照/身份验证设备,或者是便利店内的销售点终端,都有一些重要信息,例如口令、个人身份识别号(PIN)、密钥和专有加密算法等,需要特别保护以防失窃。金融服务领域采用了各种精细的策略和程序来保护硬件和软件。因此,对于金融交易系统的设计者来讲,在他设计一个每年要处理数十亿美元业务的设备时,必将面临严峻挑战。为确保可信度,一个支付系统必须具有端到端的安全性。中央银行的服务器通常放置在一个严格限制进入的建筑物内,周围具有严密的保护,但是远端的支付终端位于公共场所,很容易遭受窃贼侵袭。尽管也可以将微控制器用保护外壳封闭起来,并附以防盗系统,一个有预谋的攻击者仍然可以切断电源后突破防盗系统。外壳可以被打开,如果将外壳与微控制器的入侵响应加密边界相联结,对于安全信息来讲就增加了一道保护屏障。为了实现真正的安全性,支付系统应该将入侵响应技术建立在芯片内部,并使用可以信赖的运算内核。这样,执行运算的芯片在发生入侵事件时就可以迅速删除密钥、程序和数据存储器,实现对加密边界的保护1。安全微控制器最有效的防护措施就是,在发现入侵时迅速擦除存储器内容。DS5250安全型高速微控制器就是一个很好的典范,它不仅可以擦除存储器内容,而且还是一个带有SRAM程序和数据存储器的廉价的嵌入式系统。物理存储器的信心保证多数嵌入式系统采用的是通用计算机,而这些计算机在设计时考虑更多的是灵活性和调试的便利性。这些优点常常又会因引入安全缺口而成为其缺陷2。窃贼的首个攻击点通常是微控制器的物理存储器,因此,对于支付终端来讲,采用最好的存储技术尤其显得重要。利用唾手可得的逻辑分析仪,例如Hewlett-Packard的HP16500B,很容易监视到地址和数据总线上的电信号,它可能会暴露存储器的内容和私有数据,例如密钥。防止这种窃听手段最重要的两个对策是,在存储器总线上采用强有力的加密措施,以及选择在没有电源时也能迅速擦除的存储技术。有些嵌入式系统试图采用带内部浮置栅存储器(例如EPROM或闪存)的微控制器来获得安全性。最佳的存储技术应该能够擦除其内容,防止泄密。但紫外可擦除的EPROM不能用电子手段去擦除,需要在紫外灯光下照射数分钟才可擦除其内容,这就增加了它的脆弱性。闪存或EEPROM要求处理器保持工作,并且电源电压在规定的工作范围之内,方可成功完成擦除。浮置栅存储技术对于安全性应用来讲是很坏的选择,当电源移走后,它们的状态会无限期地保持,给窃贼以无限长的时间来找寻敏感数据。更好的办法是采用象SRAM这样的存储技术,当电源被移走或入侵监测电路被触发时以下述动作之一响应:• 当电源被移走后存储器复零。• 入侵监测电路在数纳秒内擦除内部存储器和密钥。• 外部存储器在应用软件的控制下以不足100ns的写时间进行擦除。

    标签: SRAM 微控制器 安全性

    上传时间: 2013-11-14

    上传用户:dick_sh

  • mos运算放大器原理设计与应用_李联

    mos运算放大器原理设计应用是运算放大器是电路设计的最基本,复旦大学微电子教授李联的大作,详细论述了CMOS即成运算放大器的工作原理和设计方法.

    标签: mos 运算放大器

    上传时间: 2013-11-01

    上传用户:x18010875091