汽车在紧急制动过程中易出现很多非稳定因素(诸如侧滑、跑偏、失去转向操纵能力等)，进而导致了相当多的交通事故。这些非稳定因素是由于制动时车轮抱死而产生的，汽车防抱死制动系统ABS(Anti-lockBraking system)可以避免制动时的这些不利因素，缩短刹车距离，保证汽车安全制动。 现代汽车整车控制技术的迅猛发展，迫切需要研制具有自主知识产权的汽车电子产品。研制以汽车防抱死制动系统为代表的高技术含量汽车电子产品，对加速我国汽车产业的技术自主化具有举足轻重的作用。 本文根据防抱死制动系统的工作原理，采用逻辑门限控制算法，选择车轮加速度和滑移率门限来调节制动压力，使车轮的滑移率保持在最佳滑移率附近。以ARM单片机LPC2292为核心，完成了轮速信号调理电路、电磁阀和回液泵电机驱动电路及系统故障诊断等电路的设计，阐述了ABS各功能模块软件的设计思想和实现方法，完成了防抱死制动系统的硬件和软件设计。 本文所设计的汽车防抱死制动系统在昌河CH711A轿车上进行了道路实验，结果表明：汽车防抱死制动控制系统的硬件电路设计合理可行，软件所采用的控制策略正确、有效，系统运行稳定可靠，改善了汽车制动系统性能，完全能够满足汽车安全制动的需要。
上传时间： 2013-07-19
上传用户：ylwleon
单片微型计算机(单片机)是将微处理器CPU、程序存储器、数据存储器、定时/计数器、输入/输出并行接口等集成在一起。由于单片机具有专门为嵌入式系统设计的体系结构与指令系统，所以它最能满足嵌入式系统的应用要求。Intel公司生产的MCS-51系列单片机是我国目前应用最广的单片机之一。 随着可编程逻辑器件设计技术的发展，每个逻辑器件中门电路的数量越来越多，一个逻辑器件就可以完成本来要由很多分立逻辑器件和存储芯片完成的功能。这样做减少了系统的功耗和成本，提高了性能和可靠性。FPGA就是目前最受欢迎的可编程逻辑器件之一。IP核是将一些在数字电路中常用但比较复杂的功能块，设计成可修改参数的模块，让其他用户可以直接调用这些模块，这样就大大减轻了工程师的负担，避免重复劳动。随着FPGA的规模越来越大，设计越来越复杂，使用IP核是一个发展趋势。 本课题结合FPGA与8051单片机的优点，主要针对以下三个方面研究： (1)FPGA开发平台的硬件实现选用Xilinx公司的XC3S500E-PQ208-4-C作为核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作为片内程序存储器，搭建FPGA的硬件开发平台。 (2)用VHDL语言实现8051IP核分析研究8051系列单片机内部各模块结构以及各部分的连接关系，实现了基于FPGA的8051IP核。主要包括如下几个模块：CPU模块、片内数据存储器模块、定时/计数器模块、并行端口模块、串行端口模块、中断处理模块、同步复位模块等。 (3)基于FPGA的8051IP核应用用所设计的8051IP核，实现了对一个4×4键盘的监测扫描、键盘确认、按键识别等应用。
上传时间： 2013-04-24
上传用户：1417818867
雕刻机的数控系统是三维雕刻机的控制核心，其控制系统的性能直接关系着三维雕刻机的加工质量和加工效率，对雕刻机的性价比有着重要的影响。本论文在对三维雕刻机系统的结构和功能进行分析的基础上，提出了一个以．ARM微处理器和CPLD器件构建硬件平台、基于μC/OS-Ⅱ为嵌入式控制系统的解决方案，充分利用ARM微处理器的高速运算能力与CPLD的高速并行运算能力，大大减少了系统的外围接口器件，有效的降低系统成本。 此方案中选用Philips公司的基于ARM7内核的LPC2214处理器作为主控芯片。对于系统的输入/输出的逻辑控制通过CPLD来实现，该芯片选用Atlera公司的EPM7128SLC84，作为处理器的外围器件。同时对整个系统的硬件开发作了详细说明：电源、SRAM、FLASH等芯片选型及设计；液晶显示模块及键盘的应用设计；电机的输入输出电路设计等。 软件部分包括Boot Loader、RTOS、应用程序的设计等。其中，Rot Loader支持系统Boot、程序下载到RAM中执行和烧写到Flash存储器等功能；RTOS包括操作系统的移植、任务管理、任务间的通信等，应用程序的设计包括设备驱动程序、液晶显示、键盘操作、电机控制等。同时用VB6.0开发了PC机下载控制界面，并对液晶模块和电机进行调试。
上传时间： 2013-06-06
上传用户：smthxt
近年来，随着计算机和通信技术的飞速发展，特别是网络的迅速普及和3C(计算机、通信、消费电子)合一的加速，微型化和专业化成为发展的新趋势，嵌入式产品已经成为了信息产业的主流，嵌入式系统技术也成为目前电子产品设计领域最为热门的技术之一，目前已经广泛地应用于军事国防、消费电子、网络通信、工业控制等各个领域。本文在研究视频采集发展现状和趋势的基础上，设计了一种基于32位处理器的嵌入式图像采集和传输系统。此套硬件系统可应用于LCD显示屏、桌面视频、多媒体、数字电视机、图像处理、可视电话和远程户外图像采集等领域。 该图像采集系统在硬件系统上以ARM芯片S3C44BOX为核心，利用CMOS图像传感器采集图像；以FIFO帧存储器暂存图像数据，解决了ARM芯片与图像传感器之间速率的不同步问题；并充分利用了FPGA/CPLD高性能、低功耗、低成本的优点，用CPID器件控制整个图像采集的时序逻辑。在软件平台移植了嵌入式操作系统’uClinux,并在此基础上开发了底层的驱动程序和应用程序。体积小巧，具备图像采集、显示和远程传输功能和良好的可扩展性。 全文共分为五个章节，第一章主要介绍了论文的课题背景和图像采集技术的发展现状，介绍了论文的研究目标和研究内容。第二章从硬件和软件两方面阐述了嵌入式图像采集系统的总体设计方案，详细介绍了硬件开发平台嵌入式系统和软件开发平台嵌入式操作系统各自的定义和特点。第三章主要介绍基于ARM的图像采集系统硬件设计方面的内容，包括各个模块的具体实现方案、系统硬件性能分析和硬件电路的抗干扰设计等。第四章研究了基于uClinux平台的几个主要模块的软件设计，主要包括图像传感芯片的初始化和采集程序的实现、LCD控制器的初始化和图像显示程序的实现、以太网控制器的初始化和图像数据传输程序的实现。第五章是对全文的一个总结，概括了作者所做的工作，提出所存在的不足并对后续的研究工作做了进一步的展望。
上传时间： 2013-04-24
上传用户：wangxuan
USB2．0接口和基于ARM核的SOC系统的应用已经非常广泛，特别在电子消费类领域。包含USB2,0接口的ARM系统则更是市场的需求。本文介绍一种基于ARM核的USB2,0接口IP(AHB_USB2.0)的设计，主要对其中的串行接口引擎(SIE)的设计进行讨论。 该 AHB_USB2.0 IP核支持USB2.0协议，并兼容USB1.1协议；支持AMBA2.0协议和UTMI 1.05协议。该IP核一侧通过UTMI接口或ULPI接口的PHY与USB2.0主机端进行通信；另一侧则通过AHB总线与ARM相连。 AHB_USB2.0 IP核在硬件上分为三个大模块：ULPI模块(ULPI)、串行接口引擎(SIE)模块和AHB总线接口模块(AHB)。ULPI模块实现了UTMI接口转ULPI接口。串行接口引擎(SIE)模块为USB2.0的数据链路层协议处理模块，为整个IP核的核心部分，进一步分为四个子模块——GLC(全局控制模块)，PIE(PHY接口处理引擎)，SIF(系统接口逻辑)和EPB(端点缓冲模块)。GLC模块负责整个IP的复位控制，IP时钟的开关提示等；PIE模块负责处理USB的事务级传输，包括组包解包等；SIF模块负责协议相关寄存器组和端点缓冲区的读写，跨时钟域信号的处理和PIE所需的控制信号的产生；AHB模块负责IP核与ARM通信和DMA功能的实现。 该IP核的软件设计遵循USB协议，Bulk Only协议和UFI协议，由外挂ARM实现USB设备命令和UFI命令的解析，并执行相应的操作。设计了IP核与ARM之间的多种数据传输方法，通过软件实现常规数据读写访问、内部DMA或外部DMA等多种方式的切换。 本IP已经通过EDA验证和FPGA测试，并且已经在内嵌ARM核的FPGA系统上实现了多个U盘。这个FPGA系统的正确工作，证明了AHB_USB2.01P核设计是正确的。
上传时间： 2013-05-17
上传用户：qqoqoqo
随着SOC技术、IP技术以及集成电路技术的发展，RISC软核处理器的研究与开发设计开始受到了人们的重视。基于FPGA的RISC软核处理器在各个行业开始得到了广泛的应用，特别是在一些基于FPGA的嵌入式系统中有着越来越广泛的应用前景。 该论文在研究了大量国内外技术文献的基础上，总结了RISC处理器发展的现状与水平。认真分析了RISC处理器的基本结构，包括总线结构，流水线处理的原理，以及流水线数据通路和流水线控制的原理；并详细分析了该设计采用的指令集——MIPS指令集的内在结构。设计出了一个32位RISC软核处理器，这个软核处理器采用五级流水线结构，能完成加法、减法、逻辑与、逻辑或、左移右移等算术逻辑操作，以及它们的组合操作。通过软件仿真和在Altera的FPGA开发板上进行验证，证明了所设计的32位RISC处理器能准确的执行所选用的MIPS指令集，运行速度能达到30MHz，功能良好。 通过对所设计对象特点及其可行性的研究，选用了Altera公司QuartusⅡ软件作为设计与仿真验证的环境。在设计方法上，该课题采用了自顶向下的设计方法。在设计过程中采用了边设计边验证这种设计与验证相结合的设计流程，大大提高了设计的可靠性。该课题在设计过程中还提出了两个有效的设计思路：第一是在32位寄存器的设计中利用FPGA的内部RAM资源来设计，减少了传输延时，提高了运行速度，并大大减少了对FPGA内部资源的占用；第二是在系统架构上采用了柔性化的设计方法，使得设计可以根据实际的需求适当的增减相应的部件，以达到需求与性能的统一。这两个方法都有效地解决了设计中出现的问题，提高了处理器的性能。
上传时间： 2013-07-21
上传用户：caozhizhi
近些年来，FPGA已经成为现代电子、半导体行业的最重要组成部分之一，针对FPGA的综合技术的研究是电子设计自动化技术的重要研究方向。逻辑综合是FPGA综合的重要步骤，它包括逻辑优化和工艺映射。本文主要研究了针对一种新型ALM(Adaptive Logic Model)结构FPGA的工艺映射算法。 论文首先对已有FPGA逻辑综合技术进行了全面的总结，从逻辑优化和工艺映射两个方面分析了传统算法对ALM结构FPGA的适应性，通过分析我们得出结论，传统的逻辑优化算法仍然能够适用于ALM结构FPGA的逻辑综合，而工艺映射算法则需要进行改进。 在以上分析的基础上，根据ALM结构的特点，论文提出了一种以面积优化为主，同时考虑延迟的针对ALM结构FPGA的工艺映射算法——ALMmap。该算法包括几个子算法，递减迭代装箱算法能够很好的适应ALM结构的灵活性；通过ALM装箱算法并加入共享输入处理，将多个LUT装入一个ALM结构中；再汇聚路径的处理有助于提高效率和减少面积；算法在已有的多级分解算法基础上考虑了延迟因素，在不降低面积优化效果的同时降低了延迟；通过全局优化从全局范围对面积进行了进一步的优化。 最后，我们对ALMmap算法与传统算法进行了测试与比较，通过实验数据表明，ALMmap能够很好的发挥ALM结构的灵活性，考虑延迟的多级分解算法能够很好的降低延迟，与传统基于K-LUT的工艺映射算法相比，具有更好的面积与延迟综合性能。
上传时间： 2013-06-24
上传用户：hechao3225
I2C(Inter Integrated Circuits)是Philips公司开发的用于芯片之间连接的串行总线，以其严格的规范、卓越的性能、简便的操作和众多带I2C接口的外围器件而得到广泛的应用并受到普遍的欢迎。 现场可编程门阵列(FPGA)设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用。本论文主要讨论了如何利用Verilog/FPGA来实现一个随机读/写的I2C接口电路，实现与外围I2C接口器件E2PROM进行数据通信，实现读、写等功能，传输速率实现为100KBps。在Modelsim6.0仿真软件环境中进行仿真，在Xilinx公司的ISE9.li开发平台上进行了下载，搭建外围电路，用Agilem逻辑分析仪进行数据采集，分析测试结果。 首先，介绍了微电子设计的发展概况以及设计流程，重点介绍了HDL/FPGA的设计流程。其次，对I2C串行总线进行了介绍，重点说明了总线上的数据传输格式并对所使用的AT24C02 E2PROM存储器的读／写时序作了介绍。第三，基于Verilog _HDL设计了随机读/写的I2C接口电路、测试模块和显示电路；接口电路由同步有限状态机(FSM)来实现；测试模块首先将数据写入到AT24C02的指定地址，接着将写入的数据读出，并将两个数据显示在外围LED数码管和发光二极管上，从而直观地比较写入和输出的数据的正确性。FPGA下载芯片为Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent逻辑分析仪进行传输数据的采集，分析数据传输的时序，从而验证电路设计的正确性。最后，论文对所取得的研究成果进行了总结，并展望了下一步的工作。
上传时间： 2013-06-08
上传用户：再见大盘鸡
频率合成技术广泛应用于通信、航空航天、仪器仪表等领域。目前，常用的频率合成技术有直接式频率合成、锁相频率合成和直接数字频率合成(DDS)。DDS系统可以很方便地获得频率分辨率很精细且相位连续的信号，也可以通过改变相位字改变信号的相位，因此也广泛用于数字通信领域。 本论文是利用FPGA完成一个DDS系统。DDS是把一系列数字量形式的信号通过D/A转换形成模拟量形式的信号的合成技术。主要是利用高速存储器作查寻表，然后通过高速D/A转换器产生已经用数字形式存入的正弦波(或其他任意波形)。一个典型的DDS系统应包括：相位累加器，可在时钟的控制下完成相位的累加(一般由ROM实现)；DA转换电路，将数字形式的幅度码转换成模拟信号。 本文根据设计指标，进行了DDS系统分析和设计，包括DDS系统框图的设计，相位控制字和频率控字的设计，以及软件和硬件设计，重点在于利用FPGA改进设计，包括控制系统(频率控制器和初始相位控制器)，寻址系统(相位累加器和数据存储器)，以及转换系统(D/A转换器和滤波器)的设计。介绍了利用现场可编程逻辑门阵列(FPGA)实现数控振荡器(DNO，即DDS)的原理、电路结构，重点介绍了DDS技术在FPGA中的实现方法，给出了采用ALTERA公司的FIEX1OK系列FPGA芯片EPF10K20TC144-4芯片进行直接数字频率合成的VHDL源程序。
上传时间： 2013-04-24
上传用户：huangzchytems
现场可编程门阵列(FPGA)是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,它结合了微电子技术、电路技术和EDA(Electronics Design Automation)技术。随着它的广泛应用和快速发展,使设计电路的规模和集成度不断提高,同时也带来了电子系统设计方法和设计思想的不断推陈出新。 随着数字电子技术的发展,数字信号处理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒体等领域。离散傅立叶变换(DFT)作为数字信号处理中的基本运算,发挥着重要作用。而快速傅里叶变换(FFT)算法的提出,使离散傅里叶变换的运算量减小了几个数量级,使得数字信号处理的实现变得更加容易。FFT已经成为现代数字信号处理的核心技术之一,因此对FFT算法及其实现方法的研究具有很强的理论和现实意义。 本文主要研究如何利用FPGA实现FFT算法,研制具有自主知识产权的FFT信号处理器。该设计采用高效基-16算法实现了一种4096点FFT复数浮点运算处理器,其蝶形处理单元的基-16运算核采用两级改进的基-4算法级联实现,仅用8个实数乘法器就可实现基-16蝶形单元所需的8次复数乘法运算,在保持处理速度的优势下,比传统的基-16算法节省了75％的乘法器逻辑资源。 在重点研究处理器蝶形单元设计的基础上,本文完成了整个FFT处理器电路的FPGA设计。首先基于对处理器功能和特点的分析,研究了FFT算法的选取和优化,并完成了处理器体系结构的设计；在此基础上,以提高处理器处理速度和减小硬件资源消耗为重点研究了具体的实现方案,完成了1.2万行RTL代码编程,并在XILINX公司提供的ISE 9.1i集成开发环境中实现了处理器各个模块的RTL设计：随后,以XILINX Spartan-3系列FPGA芯片xc3S1000为硬件平台,完成了整个FFT处理器的电路设计实现。 经过仿真验证,本文所设计的FFT处理器芯片运行速度达到了100MHz,占用的FPGA门数为552806,电路的信噪比可以达到50dB以上,达到了高速高性能的设计要求。
上传时间： 2013-04-24
上传用户：科学怪人
