现场可编程门阵列(FPGA)器件是能通过对其进行编程实现具有用户规定功能的电路，特别适合集成电路的新品开发和小批量ASIC电路的生产。近几年来，FPGA的发展非常迅速，但目前国内厂商所使用的FPGA芯片主要还是从国外进口，这种状况除了给生产厂家带来很大的成本压力以外，同时也影响到国家信息产业的保密和安全问题，因此在国内自主研发FPGA便成为一种必然的趋势。 基于上述现实状况及国内市场的巨大需求，中国电子科技集团公司第58研究所近年来对FPGA进行了专项研究，本论文正是作为58所专项的一部分研究工作的总结。本文深入研究了FPGA的相关设计技术，并进行了实际的FPGA器件设计，研究工作的重点是在华润上华(CSMC)0.5μm标准CMOS工艺基础上进行具有6000有效门的FPGA的电路设计与仿真。 论文首先阐述了可编程逻辑器件的基本结构，就可编程逻辑器件的发展过程及其器件分类，对可编程只读存储器、现场可编程逻辑阵列、可编程阵列逻辑、通用逻辑阵列和复杂PLD等的基本结构特点进行了讨论。接着讨论了FPGA的基本结构与分类及它的编程技术，另外还阐述了FPGA的集成度和速率等相关问题。并根据实际指标要求确定本文研究目标FPGA的基本结构和它的编程技术，在华润上华0.5μm标准CMOS工艺的基础上，进行一款FPGA芯片的设计研究工作。进行了可编程逻辑单元的基本结构的设计，并用CMOS逻辑和NMOS传输管逻辑实现了函数发生器、快速进位链和触发器的电路设计，并对其进行了仿真，达到了预期的目标。
上传时间： 2013-07-18
上传用户：zaizaibang
该文进行的设计作为数控系统大课题中的一个子课题,主要研究利用PCI总线来实现对外围IO的操作,硬件上包括设计一块PCI接口卡并测试通过,软件上实现了PCI接口卡在Linux下的驱动和用软PLC来实现对外围IO的操作.该文在比较几种微机总线的基础上,为了实现数控系统高速、高精度、低功耗的要求,采用PCI总线进行设计.随着可编程逻辑器件的发展,为在一片PLD芯片内实现复杂的逻辑控制提供了条件.该文在综合比较开发PCI卡的几种方法的基础上,选择了使用FPGA来实现PCI接口卡设计.用VHDL语言对FPGA编程,采用模块化的设计方法进行设计,用状态机来控制PCI逻辑的时序.设计首先在EDA软件上仿真通过后,制作成PCI板卡并在现场调试通过.为方便所设计的PCI卡在数控系统及其它系统中应用,该文设计了PCI卡在Linux下的设备驱动程序,主要包括设备的注册与注销、与Linux内核的接口、相关的入口函数、驱动程序的编码、编译、加载与卸载等,并编写了相应的测试代码,在Linux环境下调试通过.为了解决数控系统中PLC的应用问题,该文还设计了PCI卡在软PLC中的应用.采用的软PLC软件是Linux下的MatPLC软件.在详细讨论MatPLC工作原理的基础上,设计了一个输入模块、一个输出模块和一个MatPLC配置文件.输入模块通过驱动程序从PCI卡中读取数据,传送到MatPLC内核的全局变量中,输出模块从内核全局变量读取数据并进行逻辑运算,再输出到PCI卡.将他们编译通过,并进行测试,最终实现软PLC对外围IO端口的读写.该论文受到广东省科技攻关项目[2002A1040402]、广东省科技攻关项目[2003C101002]、广州市重大科技攻关计划[2002Z1-D0051]的资助.
上传时间： 2013-07-18
上传用户：szchen2006
随着电子技术和EDA技术的发展,大规模可编程逻辑器件PLD(Programmable Logic Device)、现场可编程门阵列FPGA(Field Programmable Gates Array)完全可以取代大规模集成电路芯片,实现计算机可编程接口芯片的功能,并可将若干接口电路的功能集成到一片PLD或FPGA中.基于大规模PLD或FPGA的计算机接口电路不仅具有集成度高、体积小和功耗低等优点,而且还具有独特的用户可编程能力,从而实现计算机系统的功能重构.该课题以Altera公司FPGA(FLEX10K)系列产品为载体,在MAX+PLUSⅡ开发环境下采用VHDL语言,设计并实现了计算机可编程并行接芯片8255的功能.设计采用VHDL的结构描述风格,依据芯片功能将系统划分为内核和外围逻辑两大模块,其中内核模块又分为RORT A、RORT B、OROT C和Control模块,每个底层模块采用RTL(Registers Transfer Language)级描述,整体生成采用MAX+PLUSⅡ的图形输入法.通过波形仿真、下载芯片的测试,完成了计算机可编程并行接芯片8255的功能.
上传时间： 2013-06-08
上传用户：asddsd
随着电子技术和信息技术的发展，可编程逻辑器件的应用领域越来越宽。可编程SoC设计已成为SoC设计的新方法。论文介绍了可编程逻辑器件的设计方法和开发技术，并用硬件描述语言和FPGA／CPLD设计技术，探索和研究了基于FPGA的RISCMCU的设计与实现过程。 论文参照Mircochip公司的PICl6C5X单片机的体系结构，设计了8位RISCMCU。该嵌入式MCU设计采用了自顶向下的设计方法和模块化设计思想。MCU总体结构设计划分控制模块、ALU模块、存储模块三大模块。然后，对各模块的具体技术实现细节分别进行了阐述。论文中设计的MCU能实现PICl6C5X单片机33条指令中除OPTION、CLRWDT、SLEEP和TRIS四条指令以外的其余29条指令的功能，但应用是基于FPGA的，能与其他外设IP方便的结合在一起使用，比ASIC的PICl6C57X的应用更具灵活性。 软件仿真和硬件验证表明：所设计的嵌入式MCU在各方面均达到了一定的性能指标，在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作频率达21.88MHz。这些为自主设计R／SCMCU的IP核提供了值得借鉴的探索成果和设计思路，在通用控制领域也有一定的实用价值。 此外，论文中还介绍了三相SPWM控制模块的设计，该模块具有死区时间和载波比任意可调的特点，可以单独应用，也可以作为MCU的外设子模块应用。
上传时间： 2013-07-16
上传用户：熊少锋
本文首先介绍了三种专门用于模糊逻辑控制系统设计的软件系统。详细地介绍了利用软件进行模糊逻辑控制系统设计的基本原理以及模糊控制器的软件程序设计方法。实验表明，模糊逻辑系统的C 语言实现方法是完全可行的，
上传时间： 2013-04-24
上传用户：fandeshun
随着空间科学任务的增加,需要处理的空间科学数据量激增,要求建立一个高速的空间数据连接网络.高速复接器作为空间飞行器星上网络的关键设备,其性能对整个空间数据网络的性能起着重要影响.该文阐述了利用先入先出存储器FIFO进行异步速率调整,应用VHDL语言和可编程门阵列FPGA技术,对多个信号源数据进行数据打包、信道选通调度和多路复接的方法.设计中,用VHDL语言对高速复接器进行行为级建模,为了验证这个模型,首先使用软件进行仿真,通过编写testbench程序模拟FIFO的动作特点,对程序输入信号进行仿真,在软件逻辑仿真取得预期结果后,继续设计硬件电路,设计出的实际电路实现了将来自两个不同速率的信源数据(1394总线数据和1553B总线数据)复接成一路符合CCSDS协议的位流业务数据.在实验调试中对FPGA的输出数据进行检验,同时对设计方法进行验证.验证结果完全符合设计目标.应用硬件可编程逻辑芯片FPGA设计高速复接器,大幅度提高了数据的复接速率,可应用于未来的星载高速数据系统中,能够完成在轨系统的数据复接任务.
上传时间： 2013-07-17
上传用户：wfl_yy
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上设计了采用“串-并”结合运算方式的Viterbi译码器，并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下： 1.对输入数据采用了二比特四电平量化的软判决方式，对欧氏距离的计算方法进行了简化，以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式，和全并行的设计相比，在满足译码速度的同时，节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式，简化了控制模块的逻辑电路，优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法，与传统的寄存器交换法相比，减少了寄存器的使用，大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台，采用Modelsim仿真器对设计进行了功能仿真，结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法，巧妙地利用了Matlab算法仿真程序的输出结果，提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试，最大运行时钟频率110MHz，最大译码输出速率10.3Mbps。 本文对译码器的综合结果和Altera设计的Viterbi译码器IP核进行了性能比较，比较结果证明本文中设计的Viterbi译码器具有很高的工程实用价值。
上传时间： 2013-07-23
上传用户：叶山豪
在图像处理、航空航天、遥感测量、现代电子测试等很多领域，要求测试仪器设备能及时保存原始测试数据，用于事后数据分析和处理。同时前端探测器性能的提高，对于各种系统存储容量、体积、造价、稳定性等都提出了更高的要求。因此研制性能可靠、体积小、低成本的数据存储系统是十分必要的。 本文提出基于ARM嵌入式处理器+FPGA结构的高速信号采集与存储系统解决方案。进行了信号采集与存储系统设计。其特点是高性能、低成本、体积小。 文中利用了ARM处理器和FPGA可编程逻辑器件的特点，进行了基于本方案的硬件设计，：FPGA软件设计。叙述了PCB设计以及调试过程中需注意的问题。 系统的硬件设计以ARM和FPGA为平台，ARM处理器采用了Samsung公司的S3C2410，FPGA采用Altera公司的EP2C8。硬件设计围绕着核心芯片，进行了电源设计和ARM和FPGA外围电路设计。 ARM处理器实现了系统的控制；FPGA作为协处理器实现了FIFO，一些接口、时序控制等，协助ARM采集数据。在FPGA中实现硬件电路简化了外围电路，使得设计灵活，开发调试方便，也提高了系统的可靠性。 系统软件操作系统采用的是Linux，基于嵌入式Linux操作系统的特点，分析了系统的实时性。接着进行了Linux平台上基于Qt的用户界面应用程序设计。 最后分析了系统测试结果，并指出存在的问题和改进方法。
上传时间： 2013-07-10
上传用户：cylnpy
现场可编程逻辑门阵列(FPGA)具有开发周期短、成本小、风险低和现场可灵活配置等优点,可以在更短的时间实现更复杂的功能,使得基于FPGA的开发平台的研究成为工业界和学术界日益关注的问题.基于FPGA的高集成度、高可靠性,可将整个设计系统下载于同一芯片中,实现片上系统,从而大大缩小其体积,因此以FPGA为代表的可编程逻辑器件应用日益广泛.在国外,FPGA技术发展与应用已达到相当高的程度;而在国内,FPGA技术发展仍处在起步阶段,与国外相比还存在较大的差距.本文提出了一种FPGA通用接口开发平台的设计思路,研制了一种FPGA快速实验开发装置,对研制过程中遇到的软、硬件问题加以归纳总结,提高了系统运行效率.分别研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC机ISA总线,基于FLEX10K的图像点阵型LCD、PC机PCI总线接口中.最后通过一个通用实验装置系统的设计和实现,综合上述应用,介绍了FPGA实验系统的软件开发环境,实现了基于FGPA的交通信号灯逻辑控制和电子钟,研究了FPGA技术在通用接口控制器设计中的应用.
上传时间： 2013-04-24
上传用户：龙飞艇
SignalTap II 内嵌逻辑分析仪是Altera 公司Quartus II 软件中内嵌的一种调试程序,通过把一段执行逻辑分析功能 的代码和客户的设计组合在一起编译、布局布线,完成传统逻辑分析仪的功能。介绍了SignalTap II 的基本内容、实现原理以及 在实际工程中的应用环境。结合ATM交换矩阵的设计实例,详细阐述了用SignalTapII 对FPGA 调试的具体方法和调试步骤, 以及在工程中的使用全过程。分析比较了该方法与传统的外置式逻辑分析仪的优劣,对SignalTap II 应用条件进行了阐述。
标签： SignalTapII FPGA 逻辑分析仪 调试
上传时间： 2013-07-13
上传用户：古谷仁美
