虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

逻辑算法

  • 物联网智能交通拥堵判别算法的研究与实现

        针对城市道路交叉口的常发性交通拥堵现象,依据RFID检测系统的特点,提出了一种基于物联网前端信息采集技术的交通流检测方法。并且对城市道路交叉口采集到的交通流量相对增量、车辆的时间占有率相对增量以及地点平均车速等信息进行了对比性分析和统计推导,从理论上论证了交通拥挤产生时的交通流特点,然后以此为基础给出了交通拥挤事件出现时的判别准则,构造出相应的拥挤检测指标及判别算法。最后利用Matlab编程再结合实际交通测量数据验证了算法的正确性。

    标签: 物联网 智能交通 判别 法的研究

    上传时间: 2014-12-28

    上传用户:GavinNeko

  • Xmodem协议中CRC算法的FPAG实现

    基于解决Xmodem协议中CRC校验的目的,以经典的LFSR硬件电路为基础,采用了按字节并行运算CRC校验码,以及多字节CRC算法的方法。在Quartus II环境下,通过以VHDL语言仿真试验,得出Xmodem协议中CRC校验,以多字节循环并行CRC算法能够满足高速实时性要求的结论。

    标签: Xmodem FPAG CRC 协议

    上传时间: 2013-11-18

    上传用户:lty6899826

  • 基于单片机和FPGA的程控型逻辑分析仪设计与实现

    基于单片机和FPGA的程控型逻辑分析仪设计与实现

    标签: FPGA 单片机 程控 逻辑分析仪

    上传时间: 2013-11-01

    上传用户:磊子226

  • Multisim的时序逻辑电路设计仿真

    通过介绍Multisim软件的功能和特点,结合格雷玛计数器的设计实例,叙述了在Multisim软件平台进行时序逻辑电路的设计原理及构成方法,并利用软件对设计进行仿真。

    标签: Multisim 时序逻辑 仿真 电路设计

    上传时间: 2013-11-06

    上传用户:songyue1991

  • WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮点DSP算法实现方案

    WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮点DSP算法实现方案: High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs

    标签: Xilinx FPGA 409 DSP

    上传时间: 2013-11-07

    上传用户:defghi010

  • DC逻辑综合

    芯片综合的过程:芯片的规格说明,芯片设计的划分,预布局,RTL 逻辑单元的综合,各逻辑单元的集成,测试,布局规划,布局布线,最终验证等步骤。设计流程与思想概述:一个设计从市场需求到实际应用需要运用工程的概念和方法加以实现,这需要工程人员遵循一定的规则按一定的设计步骤进行操作。

    标签: 逻辑

    上传时间: 2013-11-24

    上传用户:wangyi39

  • 基于FPGA的相关干涉仪算法的研究与实现

    提出一种利用FPGA实现相关干涉仪测向算法的方法,给出了测向系统的结构和组成框图,并详细介绍了FPGA内部模块的划分及设计流程,最后结合实际设计出一种实现方案,并讨论了该方案在宽带测向中较原有实现方式的优势。为了使算法更适于FPGA实现,提出了一种新的相位样本选取方法,并仿真验证了该方法与传统方法的等效性。

    标签: FPGA 干涉仪 法的研究

    上传时间: 2013-11-11

    上传用户:1142895891

  • 一种混沌伪随机序列发生器的FPGA实现

    随着混沌理论应用于产生伪随机序列的发展,用现场可编程逻辑门阵列实现了基于TD—ERCS混沌的伪随机序列发生器.为了便于硬件实现并减少硬件占用资源.对原算法(即基于TD—ERCS构造伪随机序列发生器的算法)进行了适当改进,密钥空间缩减到2⋯.设计采用双精度浮点运算,选用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系统仿真实验.系统的硬件电路占用17716个逻辑单元,占芯片资源88%,工作频率50 MHz,EPRS产生速率10 Mbps.

    标签: FPGA 混沌 伪随机序列 发生器

    上传时间: 2013-10-28

    上传用户:crazyer

  • 基于FPGA的PAL-VGA转换器的实现

    介绍了基于Xilinx Spartan- 3E FPGA XC3S250E 来完成分辨率为738×575 的PAL 制数字视频信号到800×600 的VGA 格式转换的实现方法。关键词: 图像放大; PAL; VGA; FPGA 目前, 绝大多数监控系统中采用的高解析度摄像机均由47 万像素的CCD 图像传感器采集图像, 经DSP 处理后输出的PAL 制数字视频信号不能直接在VGA 显示器上显示, 而在许多场合需要在VGA 显示器上实时监视, 这就需要将隔行PAL 制数字视频转换为逐行视频并提高帧频, 再将每帧图像放大到800×600 或1 024×768。常用的图像放大的方法有很多种, 如最临近赋值法、双线性插值法、样条插值法等[ 1] 。由于要对图像进行实时显示, 本文采用一种近似的双线性插值方法对图像进行放大。随着微电子技术及其制造工艺的发展, 可编程逻辑器件的逻辑门密度有了很大提高, 现场可编程逻辑门阵列( FPGA) 有着逻辑资源丰富和可重复以及系统配置的灵活性, 同时随着微处理器、专用逻辑器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越来越强, 因此FPGA 在现代电子系统设计中发挥着越来越重要的作用。本课题的设计就是采用VHDL 描述, 基于FPGA 来实现的。

    标签: PAL-VGA FPGA 转换器

    上传时间: 2013-12-03

    上传用户:aa54

  • 基于 FPGA 的实时 QRS 波检测系统设计

    根据在线心电信号自动分析系统的实时性要求,提出了一种基于现场可编程门阵列的QRS波检测解决方案和硬件结构。该方案采用离散小波变换(DWT)算法结合阈值检测算法进行特征点提取,克服了传统算法受噪声、基漂、杂波等影响的缺点,逻辑简单,适合硬件实现。

    标签: FPGA QRS 检测系统设计

    上传时间: 2014-12-28

    上传用户:13788529953