波前处理机是自适应光学系统中实时信号处理和运算的核心，随着自适应光学系统得发展，波前传感器的采样频率越来越高，这就要求波前处理机必须有更强的数据处理能力以保证系统的实时性。在整个波前处理机的工作流程中，对CCD传来的实时图像数据进行实时处理是第一步，也是十分重要的一步。如果不能保证图像处理的实时性，那么后续的处理过程都无从谈起。因此，研制高性能的图像处理平台，对波前处理机性能的提高具有十分重要的意义。 论文介绍了本研究课题的背景以及国内外图像处理技术的应用和发展状况，接着介绍了传统的专用和通用图像处理系统的结构、特点和模型，并通过分析DSP芯片以及DSP系统的特点，提出了基于DSP和FPGA芯片的实时图像处理系统。该系统不同于传统基于PC机模式的图像处理系统，发挥了DSP和FPGA两者的优势，能更好地提高图像处理系统实时性能，同时也最大可能地降低成本。 论文根据图像处理系统的设计目的、应用需求确定了器件的选型。介绍了主要的器件，接着从系统架构、逻辑结构、硬件各功能模块组成等方面详细介绍了DSP+FPGA图像处理系统硬件设计，并分析了包括各种参数指标选择、连接方式在内的具体设计方法以及应该注意的问题。 论文在阐述传输线理论的基础上，在制作PCB电路板的过程中，针对高速电路设计中易出现的问题，详细分析了高速PCB设计中的信号完整性问题，包括反射、串扰等，说明了高速PCB的信号完整性、电源完整性和电磁兼容性问题及其解决方法，进行了一定的理论和技术探讨和研究。 论文还介绍了基于FPGA的逻辑设计，包括了图像采集模块的工作原理、设计方案和SDRAM控制器的设计，介绍了SDRAM的基本操作和工作时序，重点阐述系统中可编程器件内部模块化SDRAM控制器的设计及仿真结果。 论文最后描述了硬件系统的测试及调试流程，并给出了部分的调试结果。 该系统主要优点有：实时性、高速性。硬件设计的执行速度，在高速DSP和FPGA中实现信号处理算法程序，保证了系统实时性的实现；性价比高。自行研究设计的电路及硬件系统比较好的解决了高速实时图像处理的需求。
上传时间： 2013-04-24
上传用户：firstbyte
本文对基于FPGA的CCSDS图像压缩和AES加密算法的实现进行了研究。主要完成的工作有： (1)深入研究CCSDS图像压缩算法，并根据其编码方案，设计并实现了相应的编解码器。从算法性能和硬件实现复杂度两个方面，将该算法与具有类似算法结构的JPEG2000和SPIHT图像压缩算法作比较分析； (2)利用硬件描述语言VerilogHDL实现CCSDS图像压缩算法和AES加密算法； (3)优化算法复杂度较大的功能模块，如小波变换模块等。使用双端口内存模块增加数据读写速度，利用DSP块处理核心运算单元，从而很大程度上提高了模块的运行速度，并降低了芯片的使用面积； (4)设计并实现系统的模块级流水线，在几乎不增加占用芯片面积的情况下，提高了系统的数据吞吐量； (5)在QuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。在硬件系统测试阶段，设计并实现FPGA与PC机的串口通信模块，提高了系统验证的工作效率。
上传时间： 2013-05-19
上传用户：1757122702
现场可编程门阵列(FPGA)是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,它结合了微电子技术、电路技术和EDA(Electronics Design Automation)技术。随着它的广泛应用和快速发展,使设计电路的规模和集成度不断提高,同时也带来了电子系统设计方法和设计思想的不断推陈出新。 随着数字电子技术的发展,数字信号处理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒体等领域。离散傅立叶变换(DFT)作为数字信号处理中的基本运算,发挥着重要作用。而快速傅里叶变换(FFT)算法的提出,使离散傅里叶变换的运算量减小了几个数量级,使得数字信号处理的实现变得更加容易。FFT已经成为现代数字信号处理的核心技术之一,因此对FFT算法及其实现方法的研究具有很强的理论和现实意义。 本文主要研究如何利用FPGA实现FFT算法,研制具有自主知识产权的FFT信号处理器。该设计采用高效基-16算法实现了一种4096点FFT复数浮点运算处理器,其蝶形处理单元的基-16运算核采用两级改进的基-4算法级联实现,仅用8个实数乘法器就可实现基-16蝶形单元所需的8次复数乘法运算,在保持处理速度的优势下,比传统的基-16算法节省了75％的乘法器逻辑资源。 在重点研究处理器蝶形单元设计的基础上,本文完成了整个FFT处理器电路的FPGA设计。首先基于对处理器功能和特点的分析,研究了FFT算法的选取和优化,并完成了处理器体系结构的设计；在此基础上,以提高处理器处理速度和减小硬件资源消耗为重点研究了具体的实现方案,完成了1.2万行RTL代码编程,并在XILINX公司提供的ISE 9.1i集成开发环境中实现了处理器各个模块的RTL设计：随后,以XILINX Spartan-3系列FPGA芯片xc3S1000为硬件平台,完成了整个FFT处理器的电路设计实现。 经过仿真验证,本文所设计的FFT处理器芯片运行速度达到了100MHz,占用的FPGA门数为552806,电路的信噪比可以达到50dB以上,达到了高速高性能的设计要求。
上传时间： 2013-04-24
上传用户：科学怪人
随着图像处理技术和投影技术的不断发展，人们对高沉浸感的虚拟现实场景提出了更高的要求，这种虚拟显示的场景往往由多通道的投影仪器同时在屏幕上投影出多幅高清晰的图像，再把这些单独的图像拼接在一起组成一幅大场景的图像。而为了给人以逼真的效果，投影的屏幕往往被设计为柱面屏幕，甚至是球面屏幕。当图像投影在柱面屏幕的时候就会发生几何形状的变化，而避免这种几何变形的就是图像拼接过程中的几何校正和边缘融合技术。 一个大场景可视化系统由投影机、投影屏幕、图像融合机等主要模块组成。在虚拟现实应用系统中，要实现高临感的多屏幕无缝拼接以及曲面组合显示，显示系统还需要运用几何数字变形及边缘融合等图像处理技术，实现诸如在平面、柱面、球面等投影显示面上显示图像。而关键设备在于图像融合机，它实时采集图形服务器，或者PC的图像信号，通过图像处理模块对图像信息进行几何校正和边缘融合，在处理完成后再送到显示设备。 本课题提出了一种基于FPGA技术的图像处理系统。该系统实现图像数据的AiD采集、图像数据在SRAM以及SDRAM中的存取、图像在FPGA内部的DSP运算以及图像数据的D/A输出。系统设计的核心部分在于系统的控制以及数字信号的处理。本课题采用XilinxVirtex4系列FPGA作为主处理芯片，并利用VerilogHDL硬件描述语言在FPGA内部设计了A/D模块、D/A模块、SRAM、SDRAM以及ARM处理器的控制器逻辑。 本课题在FPGA图像处理系统中设计了一个ARM处理器模块，用于上电时对系统在图像变化处理时所需参数进行传递，并能实时从上位机更新参数。该设计在提高了系统性能的同时也便于系统扩展。 本文首先介绍了图像处理过程中的几何变化和图像融合的算法，接着提出了系统的设计方案及模块划分，然后围绕FPGA的设计介绍了SDRAM控制器的设计方法，最后介绍了ARM处理器的接口及外围电路的设计。
上传时间： 2013-04-24
上传用户：1047385479
随着科学技术的不断发展，视频图像处理的应用越来越广泛，各种图像处理算法日趋成熟，相关的硬件技术更是不断推陈出新。现代大规模集成电路VLSI技术的迅猛发展为视频图像处理技术提供了硬件基础。其中，现场可编程门阵列FPGA用于嵌入式视频图像处理有其独特优势。FPGA高性能、高集成度、低功耗的特点不仅使其具备高速CPU的性能，而且其可编程性使得设计者可以方便的通过对逻辑结构的修改和配置，完成对系统的升级。 本文根据FPGA的并行处理特点，以及其在实时图像处理方面的优势，进行了基于FPGA的全景图像处理系统的设计。在设计过程中，广泛查阅了相关资料，通过分析系统的功能，进行具体器件的选型，最后确定红色飓风Ⅱ代开发板及其扩展板作为本系统的硬件开发平台。然后通过编写相应的驱动程序(I2C总线控制器、SDRAM控制器)，应用程序(视频数据接收与存储逻辑模块)，实现系统图像采集、存储的功能。本文的所有逻辑模块均采用Verilog HDL语言进行描述设计。 本文最后对系统进行了调试。经实验验证，系统达到了图像实时采集、存储的功能，能进行正确可靠的工作。该系统为后续的图像处理打下了坚实的基础，同时整个系统的逻辑模块资源消耗只占FPGA(EP1C12)的百分之几，剩余资源还可以来用作一些硬件算法。
上传时间： 2013-07-02
上传用户：lh25584
本文应用EDA技术，基于FPGA器件设计与实现UART，并采用CRC校验。主要工作如下： 1、在异步串行通信电路部分完全用FPGA来实现。选用Xilinx公司的SpartanⅢ系列的XC3S1000来实现异步串行通信的接收、发送和接口控制功能，利用FPGA集成度比较高，具有在线可编程能力，在其完成各种功能的同时，完全可以将串行通信接口构建其中，可根据实际需求分配资源。 2、利用VerilogHDL语言非常容易掌握，功能比VHDL更强大的特点，可以在设计时不断修改程序，来适用不同规模的应用，而且采用Verilog输入法与工艺性无关，利用系统设计时对芯片的要求，施加不同的约束条件，即可设计出实际电路。 3、利用ModelSim仿真工具对程序进行功能仿真和时序仿真，以验证设计是否能获得所期望的功能，确定设计程序配置到逻辑芯片之后是否可以运行，以及程序在目标器件中的时序关系。 4、为保证数据传输的正确性，采用循环冗余校验CRC(CyclicRedundancyCheck)，该编码简单，误判概率低，为了减少硬件成本，降低硬件设计的复杂度，本设计通过CRC算法软件实现。 实验结果表明，基于EDA技术的现场可编程门阵列FPGA集成度高，结构灵活，设计方法多样，开发周期短，调试方便，修改容易，采用FPGA较好地实现了串行数据的通信功能，并对数据作了一定的处理，本设计中为CRC校验。另外，可以利用FPGA的在线可编程特性，对本设计电路进行功能扩展，以满足更高的要求。
上传时间： 2013-04-24
上传用户：Altman
多普勒计程仪是根据声波在水中的多普勒效应原理而制成的一种精密测速和计算航程的仪器，它是船用导航设备的重要组成之一。针对于多普勒计程仪的核心问题——频率估计，本文提出了一种基于FPGA实现的多普勒测频方案，它具有抗干扰能力强、运算速度快等特点。本论文主要是围绕系统的测频方案的设计与实现展开的。 本文主要研究工作包括：设计和调试基于FPGA的多普勒测频系统的硬件电路；通过对测频算法的研究，采用VHDL语言设计和实现系统的测频算法和其它接口控制程序，并通过软件仿真，测试设计的正确性。 测频系统的硬件电路设计是本论文工作的主要部分之一，也是基于FPGA的多普勒测频系统的核心部分。整个系统以FPGA作为主处理器，完成系统中所有的数字信号处理和外围接口控制，同时，基于FPGA丰富的片内可编程逻辑资源和外部I/O资源，系统还扩展了丰富的通信接口(UART、USB和以太网接口)和显示电路(LCD和LED)，使系统便于与PC机进行数据交换和控制。 系统的软件实现是本文工作的另一重要部分。本文通过对测频算法的研究，完成了基于VHDL实现的过零检测法和FFT算法，同时也实现了对接收机信号的自动增益控制、信号采集和与计算机的通信功能等。
上传时间： 2013-04-24
上传用户：121212121212
图像采集是数字化图像处理的第一步，开发图像采集平台是视觉系统开发的基础。视觉检测的速度是视觉检测要解决的关键技术之一，也是专用图像处理系统设计所要完成的首要目标
标签： 高速图像采集
上传时间： 2013-04-24
上传用户：waitingfy
在VTS(Vessel Tramc Services船舶交管系统)系统中，雷达信号的处理器的能力己成为制约雷达目标录取、跟踪处理能力和可靠性以及整个VTS系统工作的主要因素。随着区域性VTS的建立，要求将雷达信号以最高的质量和最低的代价远距离传输，而达到这一要求的关键技术环节一雷达信息的压缩处理也将受到雷达信号预处理系统的影响。 因此，研究更有效的VTS雷达信号预处理系统是一项很有价值和实际意义的工作。本文是在前人研究成果的基础上，面向实际应用的需求，主要研究VTS雷达信号预处理算法的设计方法和实现手段，设计完成了一个数字化的雷达原始信号实时采集与处理系统。 本设计主要包括雷达信号的采集、杂波抑制处理以及与DSP芯片的信号传输。在硬件结构上，本设计采用FPGA完成信号的采集、CFAR处理和雷达信号检测器的设计，将大量的以前需要由DSP芯片来完成的算法移植到FPGA中实现，大大减轻了DSP芯片的工作压力，也减小了系统的体积。 在算法研究中，设计中重点讨论了杂波的抑制方法和目标的检测方法。本文在研究了大量现有的雷达信号杂波抑制及信号检测的算法的基础上，比较了各种算法的优劣，最终选择了一种适合本次设计要求的CFAR算法和双极点滤波雷达信号检测器在FPGA中实现。 论文中对设计中所采用的方法给出了理论分析、试验仿真结果和试验实际调试结果。通过本文所述的设计和实验，本文设计的雷达信号预处理系统对雷达视频信号的采集与传输都有很好的效果，所选用的杂波处理算法对雷达杂波、雨雪杂波和陆地回波都具有较好的抑制作用，能有效地处理雷达杂波中的尖峰成分，使信噪比得到较大改善。
上传时间： 2013-04-24
上传用户：pei5
近年来，随着网络技术的发展和视频编码标准受到广泛接受，视频点播、视频流和远程教育等基于网络的多媒体业务逐渐普及。为了对拥有不同终端资源，不同接入网络以及不同兴趣的用户提供灵活的多媒体数据访问服务，多媒体数据的内容需要根据应用环境动态调整，转码正是实现这一挑战性任务的关键技术之一。 视频转码对时间的要求非常苛刻，以至于用高速的通用微处理器芯片也无法在规定的时间内完成必要的运算。因此，必须为这样的运算设计一个专用的高速硬线逻辑电路，在高速FPGA器件上实现或制成高速专用集成电路。用高密度的FPGA来构成完成转码算法所需的电路系统，实现专用集成电路的功能，因其成本低、设计周期短、功耗小、可靠性高、使用灵活等优点而成为适合本课题的最佳选择。 本文根据MPEG-2中可变长编码(VLC)理论，采用了两级查找表减少了VLC存储空间的使用，完成VLC编码的实现。根据MPEG-2中关于System Packet的定义，针对FPGA可实现性，以空间换取复杂度的减少，实现了PES包的打包模块。根据MPEG-2相应的转码理论，完成了对系统解码模块相应的连接和调试，对解码模块以真实的bit流进行了贴近板级的情况的仿真。根据MPEG-2中TM5的算法的局限性，分析得出只需要对P帧进行相应处理即可改进场景变换对视频质量的影响，完成对TM5的算法的改进。通过性能估算和电路仿真，各模块的吞吐率能够满足转码系统的要求。
上传时间： 2013-07-22
上传用户：shinesyh
