随着工业自动化水平的不断提高，工业控制网络所需负担的工作也日趋繁重，整个网络中传递信息的规模和复杂度也在不断增长，这给控制系统提出了更高的要求，伺服系统作为一种对控制精度、动态响应等性能指标要求很高的控制系统，也必须面对这些问题。本论文研究了将工业以太网技术应用于伺服系统的方法。通过将EtherCAT工业以太网协议与CANopen规范相结合，以TMS320F2812系列DSP为平台，设计并实现了伺服驱动器的工业以太网通信接口，组建了网络化的运动控制系统。通过分析EtherCAT与CANopen相关技术细节，阐述了将CANopen 与EtherCAT相结合的关键点，给出了多种运动控制模式的设计方式，分析了软件设计和实现的只体方法和要点。本文按照分层和模块化的方式给出了通信接口的设计过程，按层次分为三个大的模块：EtherCAT通信模块、CoE通信模块与CANopen运动控制模块。对各个模块又根据功能分为多个子模块，其中EtherCAT通信模块主要包括：EtherCAT状态机服务、邮箱服务和过程数据服务；CoE通信模块包括：服务数据对象（SDO）服务、过程数据对象（PDO）服务、对象字典服务；运动控制模块包括设备状态机服务和多种运动控制模式的实现模块。对每个模块本文都给出了具体的设计与实现过程。本文实现了四种运动控制模式下的实际控制结果，包括周期同步的位置与速度模式以及位置与速度轨迹规划模式。实验结果表明，系统能够满足高速度、高精度、高可靠性和同步协调的控制要求。最后对所做工作进行了总结与展望。
上传时间： 2022-07-05
上传用户：zhanglei193
选相控制开关又称同步开关或相控开关，其实质就是控制开关在电压或电流的期望相位完成合闸或分闸，以主动消除开关过程所产生的涌流和过电压等电磁暂态效应，提高开关的开断能力。本论文首先分析了提高断路器可靠性的途径，介绍了相控开关的研究意义及其优点；相控开关的基本原理和分合闸操作过程，为同步开关选相控制器的设计提供了理论依据。 永磁操动机构是近几年正在发展的一种新型操动机构，它利用永久磁铁产生的磁力将真空断路器保持在分合闸位置，而无需任何传统机械脱扣锁扣装置。它机构零部件少，结构简单，使断路器动作的可靠性大大提高。二次控制回路采用电子控制模块，动作迅速并可以实现精确时间控制，采用开关电源输入范围宽，输入输出用光耦隔离，功耗低，极大地提高了可靠性，使永磁机构真空断路器成为真正意义的免维护智能化断路器。单线圈永磁机构结构简单、体积小，在中压领域得到越来越广泛的应用。相控真空开关采用三相独立操动的单线圈永磁机构，其操作电源为由大功率电力电子器件控制的储能大容量电容器，通过多次的测试结果表明单线圈永磁机构能很好地满足相控开关的要求，是相控开关的理想选择。 本文详细介绍了以Mega16为控制核心的单线圈永磁机构智能控制器，这种控制系统集保护、控制、开关量监测等功能于一体。可实现对电容电压实时显示，具有过电流速断保护、过电压和欠电压保护、闭锁以及报警等功能。 通过相关试验测试，表明本系统已经初步达到了设计所要达到的预期效果，为以后的研究以及同步控制系统的完善和优化提供了有益的经验和参考。
上传时间： 2013-07-02
上传用户：一诺88
随着“节能环保”概念的提出，以解决电力紧张，环境污染等问题为目的的新能源利用方案得到迅速的推广，使得分布式发电备受关注，即将成为世界各国重要的发电形式。带有分布式电源的配电网及电力电子装置的大量应用致使电能质量下降，如何将分布式发电系统的能量回馈至电网的同时有效改善电能质量是一个重要的问题，因此在分布式发电系统中起电能变换作用的逆变器成为研究的一个热点。本篇主要以电压型并网逆变器为研究对象，对并网逆变器的拓扑结构、控制策略、参数的选择、并网实验等方面作出了详细的分析和研究。 首先根据带有分布式发电的配电网的特点提出一种新的谐波治理思路，即将改善电能质量的有源滤波技术结合到分布式逆变电源中，设计一种新型的多功能并网逆变器。用开关函数法建立了并网逆变器小信号数学模型，确定了以PI闭环调节为核心的复合控制策略，同时为了使输出电流控制达到更好的效果，采用电网电压前馈补偿方法抵消电网电压扰动对并网电流的影响；基于瞬时无功功率的id-iq谐波电流检测算法能精确检测和分离所需要的有功和谐波分量；基于DSP的软件锁相控制算法能实现并网电流与电网电压同频同相。 其次对并网逆变器控制系统的软硬件进行了分块设计：对逆变系统的A/D转换电路、逆变驱动电路、PWM信号发生电路等电路进行了详细地分析和说明。利用DSP主控芯片TMS320LF2407A内部的SCI异步串行通信接口实现了逆变器的人机交互功能，利用其内嵌的CAN控制模块实现了逆变器的并机通信功能；同时在TI DSP2000的运行环境下给出控制系统的主程序和周期中断子程序流程。 最后开发了以功率器件IPM构成的三相PWM变流桥主电路的多功能逆变电源实验平台和相关配套辅助电路，完成了逆变电源的输出有功功率及消除谐波的实验并给出了装置样机的实物图以及实验波形图。验证了逆变器工作原理分析的正确性和系统设计思路的可行性。 本文所做工作拓宽了带有分布式发电的配电网谐波治理的思路，对推动我国节能供电、新能源的利用以及改善电网电能质量等方面具有一定的理论意义和较强的实用价值。
上传时间： 2013-06-06
上传用户：amandacool
由于世界能源危机的日益严重和全球环境的不断恶化，大规模开发清洁可再生能源成为当前能源战略的主要方向。太阳能作为当前世界上最清洁、最现实、最有大规模开发利用前景的可再生能源之一，得到了各界的广泛关注。在太阳能的利用中，光伏发电并网又是其主要发展方向之一。 由于光伏产业界目前还没有统一的标准，又因为功率等级及应用场合的不同，使各种拓扑结构的光伏并网变流器都得以尝试使用。本文就是在此背景下，对当前使用的各类光伏并网变流器的拓扑结构和控制方法进行比较，并结合光伏并网系统实际应用中暴露的主要缺陷，从适应光伏阵列输出特性和提高系统整体的可靠性两方面入手，提出Z-source变换器结合PWM整流器的拓扑结构。 文章首先介绍了光伏并网系统中并网变流器的三种隔离回路方式，及应用于小功率和中大功率场合的不同主电路拓扑结构及控制策略，比较其优缺点，提出了Z-source变换器结合PWM整流组成的光伏发电系统。这种拓扑结构可以减小系统中电解电容的体积容量，并解决由太阳能电池板输出电压大范围变化所带来一系列问题，同时可以在一定程度上改善系统的可靠性问题。其次，文中分析介绍了Z-source变换器的工作原理，对比了三种升压控制的实现方式和性能差异，并简述了逆变器的三种SPWM电流控制策略及其优缺点。最后，结合整体系统需要，将Z-source变换器的升压控制与PWM整流器的并网控制融合，提出完成逆变并网功能和最大功率点跟踪的控制思想。 根据上述分析和研究，选定整体光伏系统的硬件结构和控制方案。详细阐述了系统硬件部分的设计计算，提供了系统主电路结构、参数计算、元件选型和控制电路的设计的详细说明，并完成了主电路硬件的制作。根据空间状态方程法对光伏发电系统进行仿真建模，仿真模型包括主电路拓扑及各控制子模块，文中简要说明各控制模块的功能，给出仿真结果并进行分析。验证该系统可以较好的实现本文提出的控制方案所应完成的各项功能，系统工作稳定可靠，性能良好。
上传时间： 2013-07-12
上传用户：asd_123
随着计算机网络与嵌入式控制技术的迅速发展，作为传统运输行业的铁路系统对此也有了新的要求，列车通信网络应运而生。经过多年的发展，国际电工委员会(IEC)为了规范列车通信网络，于1999年通过了IEC61375-1标准。该标准将列车通信网络分为两条总线：绞线式列车总线(WTB)和多功能车辆总线(MVB)。MVB是一个标准通信介质，为挂在其上的设备传输和交换数据。而多功能车辆总线控制器(MVBC)是MVB与MVB实际物理层之间的接口，其主要实现MVB数据链路层的功能。由于该项关键技术仍被国外公司垄断，因此开发具有自主知识产权的MVBC迫在眉睫。 鉴于上述原因，本文深入研究了IEC61375-1标准。根据MVBC的技术特点，本文提出了使用FPGA来实现其具体功能的方案。挂在MVB总线上的设备分为五类，他们的功能各不相同。而支持4类设备的MVBC具有设备状态、过程数据、消息数据通信和总线管理功能，并且兼容2类和3类设备。本文的目的就是用FPGA实现支持4类设备的MVBC。 本文采用自顶向下的设计方法。整个MVBC主要划分为：编码模块、译码模块、冗余控制模块、报文分析单元、通信存储控制器、主控制单元、地址逻辑模块。在整个开发流程中，使用Xilinx的ISE集成开发环境。使用Verilog HDL硬件描述语言对上述各个模块进行RTL级描述，并用Synplify Pro进行综合。最后，在ModelSim中对各个模块进行了布线后仿真和验证。 在实验室条件下，通过严格的仿真验证后，其结果证明了本文设计的模块达到了IEC61375-1标准的要求。因此，用FPGA实现MVBC这一方案具有可操作性。 关键词：列车通信网；多功能车辆总线；多功能车辆总线控制器；现场可编程门阵列
上传时间： 2013-07-18
上传用户：wxhwjf
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统，完成音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent 33220A任意信号发生器提供模拟激励信号，共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道，并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块，并行地实现了ADC参数的评估算法。 在样本数分别为128和4096的实验条件下，对WM8731L片内2个被测.ADC并行地进行参数评估，被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明，通过在FPGA内配置2个独立的参数计算模块，可并行地实现对2个相同ADC的参数评估，减小单个ADC的平均测试时间。 FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。 关键词：ADC测试；并行；参数评估；FPGA；FFT
上传时间： 2013-07-11
上传用户：tdyoung
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
数字视频监控技术无论是在军事领域还是在民用领域，都有着重要的作用和广泛的应用市场及前景。迫切的军用和民用需求，推动着视频监控技术持续而迅猛的发展。为了提高监控视频的图像质量，使设备小型化，以便能满足各种条件下的适用场合，目前基于FPGA的数字视频侦察监控系统已成为一种主流的解决方案。 本文设计了一种可以在战场上使用的数字视频侦察监控系统。该系统配备了12路摄像头，当侦察车或者装甲车在向前进的时候，可以做到对周围的环境全方位的侦察监控，从而对判断战场的情况起到了巨大的作用。 本文首先介绍了数字视频监控技术的发展与现状，视频数据的产生以及接收特性和FPGA技术的基本概念，在此基础上研究了视频信号的组成方式、VGA、DVI显示接口以及显示器的工作原理，分析了采用FPGA实现整个系统的可能性。接着，在充分考虑了要求达到的标准以后，选用了视频解码芯片SAA7111A、视频编码芯片ADV7125、DVI发送芯片TFP410、CY7C1061AV33型SRAM以及EP2C35FBGA672型FPGA芯片应用于硬件电路设计。然后设计出电路原理图以及PCB版图。最后，根据系统工作要求，本文设计了FPGA系统中的片内逻辑模块，包括视频采集缓冲异步FIFO（先进先出）模块、I2C总线配置模块、视频帧存控制模块、VGA视频显示模块、DVI视频显示模块等。在此基础上完成了系统软硬件调试，最终成功的实现了12路摄像头的切换显示和对周围环境的全方位监控，达到了预定的设计目标。
上传时间： 2013-07-30
上传用户：yw14205
GSM是全球使用最为广泛的一种无线通信标准，不仅在民用领域，也在铁路GSM-R等专用领域发挥着极为重要的作用。由于无线信道具有瑞利衰落和延时效应，在通信系统的收发两端也存在不完全匹配等未知因素，因此接收的信号叠加有各种误差因素的影响。GSM接收机的实现离不开系统的同步，为了得到更好的同步质量，就必须对GSM基带同步技术进行研究，选择一种最合适的同步算法。GSM的同步既有时间同步，也有频率同步。 @@ 软件无线电是当前通信领域引入注目的热点之一。长期以来，GSM的接收和解调都是由专用的ASIC芯片来完成的，通过软件来实现GSM接收机的基带算法，体现了软件无线电技术的思想，选择用它们来实现的GSM接收机具有灵活、可靠、扩展性好的优点。 @@ 论文主要讨论GSM接收机同步算法与基于FPGA和DSP的GSM接收机设计， @@ 主要内容包括： @@ 通过相关理论知识的学习，设计验证了GSM基带同步算法。对FB时间同步，讨论了包络检测和FFT变换两种不同的方法；对SB时间同步，介绍实相关和复相关两种方法；对频率同步，给出了一种对FB运用相关运算来精确估计频率误差的算法。 @@ 设计了使用GSM射频收发芯片RDA6210并通过实验室的ALTERA EP3C25FPGA开发板进行控制的GSM射频端的解决方案，论文对RDA6210的性能和控制方式进行了详细的介绍，设计了芯片的控制模块，得到了下变频后的GSM基带信号。 @@ 设计了基于RF前端+FPGA的GSM接收机方案。利用ALTERA EP2S180开发平台来完成基带数据的处理。针对ALTERA EP2S180开发平台模数转换器AD9433的特点使用THS4501设计了单独的差分运算放大器模块；设计了平台的数据存储方案并将该平台得到的基带采样数据用于同步算法的仿真。 @@ 设计了基于RF前端+DSP的GSM接收机方案。利用模数转换器AD9243、FPGA芯片和TMS320C6416TDSP芯片来完成基带数据的处理。设计了McBSP+EDMA传输的数据存储方案。 @@ 给出了接收机硬件测试的结果，从多方面验证了所设计硬件平台的可靠性。 @@关键词：GSM接收机；同步；RF； FPGA；DSP；
上传时间： 2013-07-01
上传用户：sh19831212
本文完成了对MIPS-CPU的指令集确定，流水线与架构设计，代码编写，并且在x86计算机上搭建了称为gccmips_elf的仿真系统，完成了对MIPS-CPU硬件系统的模拟仿真，最终完成FPGA芯片的下载与实现。 @@ 本文完成了包含34条指令的MIPS-CPU指令集的制定，完成了整个MIPS-CPU的架构设计与5级流水线级数的确定。制定了整个CPU的主控制模块的状态转移图；根据MIPS-CPU的指令集的模式，完成了对不同模式下的指令的分析，给出了相应的取指，译码，产生新的程序存储器寻址地址，执行，数据存储器与寄存器文件回写的控制信号，完成取指令模块，译码模块，执行模块，数据回写等模块代码的编写，从而完成了流水线模块的代码设计。 @@ 重点分析了由于流水线设计而引入的竞争与冒险，分析了在不同流水线阶段可能存在的竞争与冒险，对引起竞争与冒险的原因进行了确定，并通过增加一些电路逻辑来避免竞争与冒险的发生，完成了竞争与冒险检测电路模块以及数据回写前馈电路模块的代码编写，从而解决了竞争与冒险的问题，使设计的5级流水线得以畅顺实现。 @@ 完成了MIPS-CPU的仿真系统平台的搭建，该仿真器用来对应用程序进行编译，链接与执行，生成相应汇编语言程序以及向量文件(16进制机器码)；并且同时产生相关的Modelsim仿真，及Quartus II下载验证的文件。本设计利用该仿真系统来评估设计的MIPS-CPU的硬件系统，模拟仿真结果证明本文设计的MIPS-CPU可以实现正常功能。本论文课题的研究成功对今后从事专用RISC-CPU设计的同行提供了有益的参考。 @@ 最终将设计的MIPS-CPU下载到ALTERA公司的FPGA-EP1C6Q240芯片，并且借助ALTERA公司提供的Quartus II软件进行了编译与验证，对设计的MIPS-CPU的资源使用，关键路径上的时序，布线情况进行了分析，最终完成各个指标的检查，并且借助Quartus II软件内嵌的Signal Tap软件进行软硬件联合调试，结果表明设计的MIPS-CPU功能正常，满足约束，指标正确。 @@关键词 MIPS；流水线；竞争与冒险；仿真器；FPGA
上传时间： 2013-07-31
上传用户：gjzeus
