设计了一种采用TI公司的C5000系列定点DSP 芯片TMS320VC5509和ADI Device公司的2通道的、软件可选的、双极性输入的、最高转换速率是1MSpS、12位的带符号的逐次逼近型串行AD7322的数据采集系统，并阐述了该系统的主要硬件电路的搭建原理、连接方法以及采集过程。
上传时间： 2013-11-18
上传用户：天诚24
LPC1100系列Cortex-M0微处理器A/D转换器的基本时钟由APB时钟提供。A/D转换器包含一个可编程的分频器，它可以将APB时钟调整为逐次逼近转换所需的时钟（最大可达4.5MHz，并且完全满足精度要求的转换需要11个这样的时钟）。
上传时间： 2013-10-11
上传用户：二驱蚊器
附有本人超级详细解释（看不懂的面壁十天！） 一、 实际问题: 希尔排序(Shell Sort)是插入排序的一种。因D．L．Shell于1959年提出而得名。它又称“缩小增量分类法”，在时间效率上比插入、比较、冒泡等排序算法有了较大改进。能对无序序列按一定规律进行排序。 二、数学模型: 先取一个小于n的整数d1作为第一个增量，把文件的全部记录分成d1个组。所有距离为dl的倍数的记录放在同一个组中。先在各组内进行直接插人排序；然后，取第二个增量d2<d1重复上述的分组和排序，直至所取的增量dt=1(dt<dt-l<…<d2<d1)，即所有记录放在同一组中进行直接插入排序为止。该方法实质上是一种分组插入方法。 三、算法设计: 1、将相隔某个增量dlta[k]的元素构成一个子序列。在排序过程中，逐次减小这个增量，最后当h减到1时，进行一次插入排序，排序就完成。增量序列一般采用：dlta[k]=2t-k+1-1,其中t为排序趟数，1≤k≤t≤[log2 (n+1)]，其中n为待排序序列的长度。按增量序列dlta[0..t-1]。 2、按增量dlta[k]（1≤k≤t≤[log2 (n+1)]）进行一趟希尔插入排序。 3、在主函数中控制程序执行流程。 4、时间复杂度：1≤k≤t≤[log2 (n+1)]时为O（n3/2）。
上传时间： 2013-12-11
上传用户：天涯
数字电压表 AD芯片： 采用8位串行A/D转换器ADC0832。 ● 8位分辨率，逐次逼近型，基准电压为 5V ● 5V单电源供电 ● 输入模拟信号电压范围为 0～5V ● 有两个可供选择的模拟输入通道 显示： 使用三个数码管。 显示范围： 0.00 － 5.10 （单位：V） 连接方式： AD_CLK → P1.0 AD_DAT → P1.1 AD_CS → P3.4 模拟输入 → CH0 (AD_DAT = DO + DI) ADC0832输出最大转换值＝FFH (255) 设定最大测量值＝5.1V 255X=5.1 X=0.02 即先乘2再除以100 （小数点放在第三位数码管）
上传时间： 2015-06-18
上传用户：fandeshun
S3C44B0X 具有 8 路模拟信号输入的 10 位模/数转换器（ADC），它是一个逐次逼近型 的 ADC，内部结构中包括模拟输入多路复用器，自动调零比较器，时钟产生器，10 位逐次 逼近寄存器（SAR），输出寄存器如下图所示。这个 ADC 还提供可编程选择的睡眠模式， 以节省功耗。
上传时间： 2014-11-23
上传用户：zhangyi99104144
该程序实现了A律13折线量化编码过程。包括两种译码方法：1手工译码法，2逐次反馈法。
上传时间： 2015-10-21
上传用户：as275944189
根据最小二乘法的递推公式 ，由 ，逐次递推可得。程序中选取矩阵来存放x的值。通过循环程序计算出 ， ， 的值
标签： 最小二乘法
上传时间： 2015-12-16
上传用户：cainaifa
数值分析一部分编程习题，包括： 舍入误差与有效数 Newton迭代法 列主元三角分解法 逐次超松弛迭代法 3次样条插值函数
上传时间： 2013-12-18
上传用户：541657925
该程序为重积分的计算。应用复化梯形公式，采用逐次二分步长的方法，并应用外推思想。
上传时间： 2014-01-16
上传用户：515414293
各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体存储器,多谐振荡器,单稳态触发器,CMOS门电路及集成施密特触发器,集成数模转换器(DAC),逐次渐进型模数转换器(ADC)
上传时间： 2013-12-19
上传用户：heart520beat
