针对传统集成电路（ASIC）功能固定、升级困难等缺点，利用FPGA实现了扩频通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核实现NCO模块，在下变频模块调用了硬核乘法器并引入CIC滤波器进行低通滤波，给出了DQPSK解调的原理和实现方法，推导出一种简便的引入?仔/4固定相移的实现方法。采用模块化的设计方法使用VHDL语言编写出源程序，在Virtex-II Pro 开发板上成功实现了整个系统。测试结果表明该系统正确实现了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
上传时间： 2013-11-06
上传用户：liu123
GMSK信号具有很好的频谱和功率特性，特别适用于功率受限和信道存在非线性、衰落以及多普勒频移的移动突发通信系统。根据GMSK调制的特点，提出 亍一种以FPGA和CMX589A为硬件裁体的GMSK调制器的设计方案，并给出了方案的具体实现，包括系统结构、利用CMX589A实现的高斯滤波器、 FPGA实现的调制指数为O．5的FM调制器以及控制器。对系统功能和性能测试结果表明，指标符合设计要求，工作稳定可靠。 关键词：GMSK；DDS；FM调制器；FPGAl 引 言 由于GMSK调制方式具有很好的功率频谱特性，较优的误码性能，能够满足移动通信环境下对邻道干扰的严格要求，因此成为GSM、ETS HiperLANl以及GPRS等系统的标准调制方式。目前GMSK调制技术主要有两种实现方法，一种是利用GMSK ASIC专用芯片来完成，典型的产品如FX589或CMX909配合MC2833或FX019来实现GMSK调制。这种实现方法的特点是实现简单、基带信 号速率可控，但调制载波频率固定，没有可扩展性。另外一种方法是利用软件无线电思想采用正交调制的方法在FPGA和DSP平台上实现。其中又包括两种实现 手段，一种是采用直接分解将单个脉冲的高斯滤波器响应积分分成暂态部分和稳态部分，通过累加相位信息来实现；另一种采用频率轨迹合成，通过采样把高斯滤波 器矩形脉冲响应基本轨迹存入ROM作为查找表，然后通过FM调制实现。这种利用软件无线电思想实现GMSK调制的方法具有调制参数可变的优点，但由于软件 设计中涉及到高斯低通滤波、相位积分和三角函数运算，所以调制器参数更改困难、实现复杂。综上所述，本文提出一种基于CMX589A和FPGA的GMSK 调制器设计方案。与传统实现方法比较具有实现简单、调制参数方便可控和软件剪裁容易等特点，适合于CDPD、无中心站等多种通信系统，具有重要现实意义。
上传时间： 2013-10-24
上传用户：thesk123
目前在计算机网络实验教学中往往只进行设备配置与管理，使得学生对于协议机制和性能分析没有较好的理解。构建基于NS2仿真软件的TCP协议的实验，在软件中对TCP协议的慢启动、窗口机制以及拥塞控制进行仿真分析。实践表明，在网络实验教学中使用NS2有利于学生更加直观地理解网络协议的实现原理，能得到较好的实验教学效果。
上传时间： 2013-11-22
上传用户：xuanchangri
为了加快 CMMB的推广和应用，全面评估CMMB网络的性能，尤其是测试CMMB的移动接收效果和城市覆盖效果，文中提出了一种基于CY7C68013A芯片的CMMB网络测试接收机的设计方案。本方案采用CY7C68013A芯片为控制核心，利用CY7C68013A芯片的GPIO口模拟的I2C、SPI总线通信接口和USB接口与PC机通信等技术，实现了CMMB信号参数存储、读取与CMMB码流播放同步进行的功能。
上传时间： 2013-11-15
上传用户：zhangyigenius
人工气候室的温湿度控制面临诸多的难题，不但控制对象有滞后性、无准确数学模型以及存在不确定干扰等，同时温湿度还存在耦合现象。使用常规PID或者单纯的模糊控制效果都不佳。本文提出了一种PID与模糊控制相结合的智能控制算法，同时通过内蒙古大学生物学院人工气候室现场测试，证明了该控制算法对于温湿度控制系统的有效性。
上传时间： 2013-10-27
上传用户：ming52900
流水灯
上传时间： 2013-10-29
上传用户：wweqas
在对低噪声CMOS图像传感器的研究中，除需关注其噪声外，目前数字化也是它的一个重要的研究和设计方向，设计了一种可用于低噪声CMOS图像传感器的12 bit，10 Msps的流水线型ADC，并基于0.5 ?滋m标准CMOS工艺进行了流片。最后，通过在PCB测试版上用本文设计的ADC实现了模拟输出的低噪声CMOS图像传感器的模数转换，并基于自主开发的成像测试系统进行了成像验证，结果表明，成像画面清晰，该ADC可作为低噪声CMOS图像传感器的芯片级模数转换器应用。
上传时间： 2013-11-19
上传用户：xz85592677
第1 章 体系结构 ARM经典300问与答第1 问:Q:请问在初始化CPU 堆栈的时候一开始在执行mov r0, LR 这句指令时处理器是什么模式A:复位后的模式,即管理模式.第2 问:Q:请教:MOV 中的8 位图立即数,是怎么一回事 0xF0000001 是怎么来的A:是循环右移,就是一个0—255 之间的数左移或右移偶数位的来的,也就是这个数除以4一直除, 直到在0-255 的范围内它是整数就说明是可以的!A:8 位数(0-255)循环左移或循环右移偶数位得到的,F0000001 既是0x1F 循环右移4 位,符合规范,所以是正确的.这样做是因为指令长度的限制,不可能把32 位立即数放在32 位的指令中.移位偶数也是这个原因.可以看一看ARM 体系结构(ADS 自带的英文文档)的相关部分.第3 问:Q:请教:《ARM 微控制器基础与实战》2.2.1 节关于第2 个操作数的描述中有这么一段:#inmed_8r 常数表达式.该常数必须对应8 位位图,即常熟是由一个8 位的常数循环移位偶数位得到.合法常量:0x3FC,0,0xF0000000,200,0xF0000001.非法常量:0x1FE,511,0xFFFF,0x1010,0xF0000010.常数表达式应用举例:......LDR R0,[R1],#-4 ;读取 R1 地址上的存储器单元内容,且 R1 = R1-4针对这一段,我的疑问:1. 即常数是由一个8 位的常数循环移位偶数位得到,这句话如何理解2. 该常数必须对应8 位位图,既然是8 位位图,那么取值为0-255,怎么0x3FC 这种超出255 的数是合法常量呢3. 所举例子中,合法常量和非法常量是怎么区分的 如0x3FC 合法,而0x1FE 却非法0xF0000000,0xF0000001 都合法,而0xF0000010 又变成了非法4. 对于汇编语句 LDR R0,[R1],#-4,是先将R1 的值减4 结果存入R1,然后读取R1 所指单元的 值到R0,还是先读取R1 到R0,然后再将R1 减4 结果存入R1A:提示,任何常数都可用底数*2 的n 次幂 来表示.1. ARM 结构中,只有8bits 用来表示底数,因此底数必须是8 位位图.2. 8 位位图循环之后得到常数,并非只能是8 位.3. 0xF0000010 底数是9 位,不能表示.4. LDR R0, [R1], #-4 是后索引,即先读,再减.可以看一看ARM 体系结构对相关寻址方式的说明.
上传时间： 2013-11-22
上传用户：1109003457
!!研究了一种新型高功率微波相移器%%%同轴插板式相移器!其设计思想为&在同轴波导内插入金属导体板!将同轴波导分为几个扇形截面波导!由于扇形截面波导中传输的82!!模相速度与同轴82; 模的相速度不同!通过改变插入金属板的长度就可以实现相移的调节.
上传时间： 2013-10-29
上传用户：banlangen
在数字滤波器中，FIR滤波器是一种结构简单且总是稳定的滤波器，同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢，而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化。本文提出了一种基于RAG算法的FIR滤波器，与传统的基于DA算法的滤波器结构的滤波器相比，RAG算法简化了FIR滤波器乘法模块的结构，减少了逻辑资源的消耗和硬件实现面积，提高了计算速度。本文设计的16阶FIR滤波器用VerilogHDL进行描述，并综合到Altera公司的CycloneⅡ系列FPGA中。仿真实验表明基于RAG算法的FIR滤波器达到了逻辑资源的节约和运算速度的提高的整体优化效果。
上传时间： 2014-01-02
上传用户：waizhang
