高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-03
上传用户：王小奇
本文以对步伐特征的研究为基础，描述一个采用3轴加速度计ADXL345的全功能计步器参考设计，它能辨别并计数步伐，测量距离、速度甚至所消耗的卡路里。 ADXL345专有的（正在申请专利）片内32级先进先出(FIFO)缓冲器可以存储数据，并执行计步器应用的相关操作，从而最大程度地减少主处理器干预，为便携式设备节省宝贵的系统功率。其13位分辨率(4 mg/LSB)甚至允许计步器以合理的精度测量超低速步行（每步加速度变化约55 mg）。
上传时间： 2013-12-22
上传用户：wff
特点 精确度0.1%滿刻度 可輸入交直流電流/交直流电压/電位計/傳送器...等信号 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟 宽范围交直流兩用電源设计 尺寸小,穩定性高 2主要規格 精确度: 0.1% F.S. (23 ±5℃) 显示值范围: 0-±19999 digit adjustable 类比输出解析度: 16 bit DAC 输出反应速度: < 250 ms (0-90%)(>10Hz) 输出负载能力: < 10mA for voltage mode < 10V for current mode 输出之涟波: < 0.1% F.S. 归零调整范围: 0- ±9999 Digit adjustable 最大值调整范围: 0- ±9999 Digit adjustable 温度系数: 50ppm/℃ (0-50℃) 显示幕: Red high efficiency LEDs high 10.16mm (0.4") 隔离特性: Input/Output/Power/Case 参数设定方式: Touch switches 记忆方式: Non-volatile E2PROM memory 绝缘抗阻: >100Mohm with 500V DC 绝缘耐压能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用环境条件: 0-60℃(20 to 90% RH non-condensed) 存放环境条件: 0-70℃(20 to 90% RH non-condensed) 安装方式: Socket/plugin type with barrier terminals CE认证: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上传时间： 2014-01-05
上传用户：eastgan
通过对ARM7TDMI体系结构、LPC2000系列ARM、μC/OS-II微小内核分析与程序设计基础的深入学习之后，对嵌入式系统有了清晰的了解。本课件将结合一个具体的实例－－电脑自动打铃器来阐述嵌入式应用系统的工程设计方法。
上传时间： 2013-10-14
上传用户：tom_man2008
采用RFID（射频识别）芯片IA4420设计了一款主动式应答器，主要应用于矿井安全生产管理。其工作中心频率为905 MHz，数据通信的核心部分是印刷偶极子天线，从仿真结果来看：其相对带宽约为40%，增益约为4.236 dB，输入阻抗接近纯电阻 50 Ω，性能参数较好。
上传时间： 2013-11-12
上传用户：caiguoqing
读写器的设计是畜产品可溯源系统的硬件基础和关键技术之一。采用自行设计基于CC1110芯片读写器的方法，该读写器可通过USB接口灵活组成基站式读写器或手持式读写器，大大提高畜产品可溯源系统的兼容性和可移植性。通过读写器的实际测试，得出下列结论：随着数据传输率的减小，通讯距离和信号强度都逐渐增加；采用60 kbps数据传输率，MSK调制方式，540 kHz滤波带宽时，读写器和电子标签可在90 m范围内准确识别。
上传时间： 2013-10-27
上传用户：lchjng
为了对中频PCM信号进行直接解调，提出一种全新的数字化PCM中频解调器的设计方法。在实现过程中，采用大规模的FPGA芯片对位帧同步器进行了融合，便于设备的集成化和小型化。这种新型的中频解调器比传统的基带解调器具有硬件成本低和误码率低等优点。
上传时间： 2013-10-22
上传用户：liaocs77
基于FPGA芯片Stratix II EP2S60F672C4设计了一个适用于宽带数字接收机的带宽可变的数字下变频器（VB-DDC）。该VB-DDC结合传统数字下变频结构与多相滤波结构的优点，实现了对输入中频信号的高效高速处理，同时可以在较大范围内对信号处理带宽灵活配置。硬件调试结果验证了本设计的有效性。
上传时间： 2013-10-13
上传用户：haiya2000
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-17
上传用户：hxy200501
虚拟仪器的技术优势在于可由用户自己定义通用仪器系统，且功能灵活，很容易构建，应用面极其广泛。运用LabWindows/CVI开发环境设计了数据播放器。通过UDP通信，手动载入相应的ini文件及数据文件，通过ini文件完成网络通讯、数据变量、数据采样间隔、数据文件格式的配置，采用链表方式管理、维护数据帧的定义部分。可模拟真实采集过程将数据发送出去，可以读取不同类型的数据文件，做到了通用。通过实例验证了设计的实用性。
标签： LabWindows_CVI 数据播放器
上传时间： 2013-10-09
上传用户：钓鳌牧马
