随着信息技术的飞速发展，人们对数据采集、信号处理的要求越来越高：不仅要求高速、高精度和高实时，还要求数据采集，处理设备便携化、网络化和智能化，并具有友好的人机界面。传统的8/16位单片机因资源极度受限，难以满足上述要求；而传统的信号处理过程都是依赖于PC完成，则存在着安装麻烦、价格昂贵且电磁兼容性差等缺点。 嵌入式系统是一个快速发展的领域，嵌入式系统的研究内容涉及到计算机学科的各个方面。将嵌入式系统引入雷达信号处理系统，能极大的提高系统的实时性和灵活性。本文的研究正是基于ARM的雷达信号处理系统。 本文在对线性调频连续波雷达测速测距研究的基础上，讨论了一种软硬件配置灵活、结构精简的雷达信号处理系统，其硬件平台以ARM处理器，可编程逻辑器件FPGA，和DSP为核心，扩展了UART、LCD、网口、IDE、触摸屏、PS/2和USB等外围接口，可实现对线性调频连续波雷达回波信号进行数据采集、脉冲压缩、恒虚警检测、航迹相关，航迹显示等处理，相关数据的存储。在软件设计方面，完成Bootloader，Linux2.4操作系统在系统上的移植，在此基础上对实现了对网口、IDE、LCD等模块的驱动程序编写，并在MiniGUI上进行基于显示终端需求的图形用户界面开发。
上传时间： 2013-04-24
上传用户：Shoen
X射线衍射仪目前被广泛应用于冶金、石油、化工、科研、航空航天、教学、材料生产等诸多领域。而X射线管是X衍射仪的关键部件之一，X射线被激发时会产生两种谱线：特征谱线和连续谱线。X射线管的工作状态决定能否产生符合实验要求的X射线特征谱线和连续谱线，这就要求我们对X射线管的工作状态进行精确控制。 本文根据X射线管工作状态和衍射仪相关功能的要求，提出了基于ARM和uCOS-Ⅱ的衍射仪高压控制系统的设计方案，并在分析和研究的基础上，实现并验证了该方案。该系统以ARM为主控制芯片，结合CPLD芯片，完成对X射线管工作状态的控制和其它相关功能的控制。由于多任务的需要，在ARM的基础上引入了嵌入式操作系统uCOS-Ⅱ。具体的，本文完成了相应原理图和印刷电路板的设计。在ARM7芯片LPC2378上，完成了嵌入式操作系统uCOS-II的移植；在uCOS-II操作系统上，通过对ARM芯片编程，实现了对X射线管的工作状态进行精确控制，以及光闸、水循环等相关功能的控制。 上述系统已通过实际的安装调试。测试结果表明，该系统能够满足设计要求，实现全部的预期功能，可完成对X射线管的工作状态的精确控制，和衍射仪相关功能的控制。
上传时间： 2013-04-24
上传用户：BK094
本文对燃料电池车用DC/DC变换器的基本原理以及控制策略进行了较为详尽的分析和讨论，对基于ARM的DC/DC变换器控制系统的软硬件设计作了较为详尽的论述，对控制系统的电磁兼容作了详细的研究并给出了提高电磁兼容能力的措施。本文介绍了本课题研究的背景，燃料电池电动汽车的特性和研究的目的与意义并分析了大功率DC/DC变换器主电路的拓扑结构、工作原理和电磁兼容环境。在此基础上，从控制电路的最小系统、检测系统、脉冲发生系统以及驱动电路、CAN通讯电路等方面重点讨论了DC/DC变换器控制系统的硬件设计以及驱动电路的设计。本文在DC/DC变换器电感电流连续状态空间小信号数学模型的基础上，应用MATLAB软件对大功率DC/DC变换器单环控制系统进行了建模和仿真分析，给出了具有实际指导意义的结论，设计了基于ARM控制系统的软件结构并编写了相应的软件代码。此外，本文从硬件和软件两个方面重点讨论了控制系统的电磁兼容以及抗干扰措施。在系统硬件和软件基础上进行了功率试验并给出了试验结果以及今后改进的方向。
上传时间： 2013-07-12
上传用户：wao1005
步进电机是将电脉冲信号变换成角位移或直线位移的执行部件。步进电机可以直接用数字信号驱动，使用非常方便。一般电动机都是连续转动的，而步进电动机则有定位和运转两种基本状态，当有脉冲输入时步进电动机一步一步地转动，每给它一个脉冲信号，它就转过一定的角度。步进电动机的角位移量和输入脉冲的个数严格成正比，在时间上与输入脉冲同步，因此只要控制输入脉冲的数量、频率及电动机绕组通电的相序，便可获得所需的转角、转速及转动方向。在没有脉冲输入时，在绕组电源的激励下气隙磁场能使转子保持原有位置处于定位状态。因此非常适合于单片机控制。步进电机还具有快速启动、精确步进和定位等特点，因而在数控机床，绘图仪，打印机以及光学仪器中得到广泛的应用。步进电动机已成为除直流电动机和交流电动机以外的第三类电动机。传统电动机作为机电能量转换装置，在人类的生产和生活进入电气化过程中起着关键的作用。步进电机可以作为一种控制用的特种电机，利用其没有积累误差(精度为100%)的特点，广泛应用于各种开环控制。
上传时间： 2013-04-24
上传用户：3到15
随着信息社会的发展，人们要处理的各种信息总量变得越来越大，尤其在处理大数据量与实时处理数据方面，对处理设备的要求是非常高的。为满足这些要求，实时快速的各种CPU、处理板应运而生。这类CPU与板卡处理数据速度快，效率高，并且不断的完善与发展。此类板卡要求与外部设备通讯，同时也要进行内部的数据交换，于是板卡的接口设备调试与内部数据交换也成为必须要完成的工作。本文所作的工作正是基于一种高速通用信号处理板的外部接口和内部数据通道的设计。 本文首先介绍了通用信号处理板的应用开发背景，包括此类板卡使用的处理芯片、板上设备、发展概况以及和外部相连的各种总线概况，同时说明了本人所作的主要工作。 其次，介绍了PCI接口的有关规范，给出了通用信号处理板与CPCI的J1口的设计时序；介绍了DDR存储器的概况、电平标准以及功能寄存器，并给出了与DDR．存储器接口的设计时序；介绍了片上主要数据处理器件TS-202的有关概况，设计了板卡与DSP的接口时序。 再次，介绍了Altera公司FPGA的程序设计流程，并使用VHDL语言编程完成各个模块之间的数据传递，并重点介绍了DDR控制核的编写。 再次，介绍了WDM驱动程序的结构，程序设计方法等。 最后，通过从工控机向通用信号处理板写连续递增的数据验证了整个系统已经正常工作。实现了信号处理板内部数据通道设计以及与外部接口的通讯；并且还提到了对此设计以后地完善与发展。 本文所作的工作如下： 1、设计完成了处理板各接口时序，使处理板可以从接口接受/发送数据。 2、完成了FPGA内部的数据通道的设计，使数据可以从CPCI准确的传送到DSP进行处理，并编写了DSP的测试程序。 3、完成了DDR SDRAM控制核的VHDL程序编写。 4、完成了PCI驱动程序的编写。
上传时间： 2013-06-30
上传用户：唐僧他不信佛
本文以某型号接收机的应用为背景，主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括：码型、ACS(加比选)单元的数目、软判决比特数、回溯深度等。用户可以根据自己的需要设置不同的参数由开发工具生成不同的译码器用于不同的系统。 本文的创新之处在于,针对FPGA的内部结构提出了一种新的累加度量RAM的组织形式，大大节省了嵌入式RAM块；提出了一种新的累加度量值的归一化办法；此外还给出了用Matlab建模得到软判决信息辅助仿真工具进行电路仿真的方法，大大提高了仿真的速度。 所设计的(2，1，7)连续型5比特软判决译码器已经应用于某型号接收机，经受了实际应用的考验产生了巨大的经济效益。
上传时间： 2013-04-24
上传用户：waizhang
FFT/IFFT是时域信号与频域信号之间转换的基本运算，是数字信号处理的核心工具之一，因此，它广泛地应用于许多领域。在数字化的今天，不论是在通信领域还是在图像处理领域，对数字信号处理的速度、精度和实时性要求不断提高。为满足不断提高的要求，国内外不断地推出各种FFT/IFFT处理器，主要处理器有ASIC、DSP芯片、FPGA等。由于FPGA具有可反复编程的特点及丰富资源，所以它受到广泛的关注。 本论文就是一种基于FPGA实现浮点型数据的FFT及IFFT处理器，该处理器使用A1tera公司的Stratix Ⅱ系列的FPGA芯片。它主要采用流水线结构，这种结构可以使各级运算并行处理，对输入进来的数据进行连续处理，提高了运算速度，满足了系统的实时性要求；另外处理器所处理的数据是32位浮点型的，因此它同时提高了运算的精度。
上传时间： 2013-07-12
上传用户：cuicuicui
本论文对DSP和FPGA在交流伺服电机控制系统中的应用进行了详细的设计，并完成了系统的规划。论文完成的设计任务主要有：1、根据系统要求，详细分析了运动控制系统，给出了运动控制系统的总体设计，提出了一套对已有外围设备适用的设计方案。2、根据实际情况，提出了简单易于实现、实时性好的轨迹插补算法，并给出了插补算法的软件设计，并在DSP中得以实现。3、使用汇编语言进行软件设计，完成了运动控制卡中由DSP完成的运动控制任务，即在插补计算的同时完成加减速控制和三轴联动的协调控制，以及其后的脉冲分配数的计算。4、根据系统运动要求，使用FPGA芯片设计了可连续发送均匀分布脉冲的脉冲分配器，实现对交流伺服系统发送运动控制指令。并给出了VHDL在FPGA中的软件实现。
上传时间： 2013-04-24
上传用户：kijnh
直接数字合成(DDS)技术采用全数字的合成方法，所产生的信号具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点。本文研究的是一种基于DDS/FPGA的多波形信号源系统，其中，DDS技术是其核心技术。DDS可以精确地控制合成信号的三个参量：幅度、相位以及频率，因此利用DDS技术可以合成任意波形。但因其数字化合成的固有特点，使其输出信号中存在大量杂散信号。杂散信号的主要来源是：相位截断带来的杂散信号；幅度量化带来的杂散信号；DAC的非线性特性带来的杂散信号。这些杂散信号严重影响了合成信号的频谱纯度。因此抑制这些杂散信号是提高合成信号谱质的关键。 本文在研究各种抑制DDS杂散技术的基础上，提出了中和加扰技术，这可以在很大程度上减小杂散对DDS输出信号谱质的影响。 EP1S808956C6是一款高性能的FPGA芯片，其超强的数据处理能力十分适合应用于DDS多波形信号源的开发。在QuartusⅡ平台下运用Verilog HDL语言和原理图设计可以很方便地应用各种抑制杂散信号的方法来提高输出信号的谱质。 结合高速DDS技术和FPGA两者的优点，本文设计了一种基于DDS/FPGA的多波形信号源，它能完成正弦波、余弦波、三角波、锯齿波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多种信号。使得所设计的信号源可以适应多种不同的工作环境，给工作带了方便。
上传时间： 2013-07-27
上传用户：sc965382896
数字图像的压缩是解决图像数据量大、存储和传输困难的基本措施。图像压缩的方法很多，一般可分为有损压缩和无损压缩两大类。有损压缩允许一定程度的信息丢失，在满足实际应用的条件下能够取得较高的压缩比；无损压缩不允许信息丢失，但是压缩比难以提高。在医学图像、遥感图像等应用领域，对于图像的压缩比和失真度都有着较高要求，因此需要采用近无损压缩的方法。近无损压缩是有损压缩和无损压缩的一个折衷，允许一定的失真，能够获得高保真还原图像的同时，得到比无损压缩更高的压缩比。 JPEG-LS是连续色调静止图像无损和近无损压缩的国际标准，算法复杂度低，压缩性能优越，但是JPEG-LS对不同图像压缩时压缩比不可控制。本文在研究JPEG-LS近无损图像压缩算法的基础上，针对具体应用背景，提出了一种基于块的近无损压缩方法。进一步利用图像局部纹理特性分析，对不同特性的区域容忍不同的信息丢失程度，实现了对图像压缩的码率控制。针对某工程应用中的具体要求，我们以FPGA为平台，采用Verilog HDL语言对改进算法进行了硬件实现。 实验结果证明，这种基于块的具有码率控制的近无损图像压缩算法，在实现较为精确的码率控制的同时，能够获得较高的还原图像质量，而且硬件实现复杂度低，能够满足对图像的实时压缩要求。
上传时间： 2013-06-18
上传用户：zzbbqq99n
