连续增减计数全部资料下载-1737个连续增减计数技术资源-虫虫下载站

采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。...

📅 2013-12-25

熟悉A/D转换软件思路：选择RAO做为模拟输入通道；连续转换4次再求平均值做为转换结果最后结构只取低8位结果送数码管的低3位显示...

📅 2014-01-21

交织的目的是为了将连续的错误离散成不连续的单比特错误...

📅 2014-01-25

基于C51的24c02开机计数设计，STC89C52,keil环境...

📅 2013-12-23

vb 如何连续输出数据vb 如何连续输出数据...

📅 2017-03-04

如何用VHDL语言对时钟进行分频以达到计数目的...

📅 2013-12-23

MPC8548上I2C控制器的初始化,读写单个字节,连续读写多个字节等函数.调试通过，觉得可用。...

📅 2013-12-10

信号与系统基础知识包括连续信号与模型、离散信号与模型；常用信号变换包括Z变换、Chirp Z变换、FFT变换、DCT变换和Hilbert变换等；离散系统结构包括IIR、fir和Lattice结构；II...

📅 2014-01-11

信号与系统基础知识包括连续信号与模型、离散信号与模型；常用信号变换包括Z变换、...

📅 2017-03-09

[摘　要] 通过Matlab 提供的可视化图形界面环境GUIDE 和Matlab 内嵌的相关函数设计完成的连续傅立叶变换演示界面,展示了图形用户界面在分析研究信号与系统分析中的重要应用....

📅 2017-03-11

📚 连续增减计数技术资料