VHDL语言的高频时钟分频模块
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。...
输入时钟技术资料
📦 资源总数：12644
💻 源代码：54369
📚 输入时钟全部资料 (12644个)
大型设计中FPGA的多时钟设计策略
大型设计中FPGA的多时钟设计策略,希望有需要的人喜欢...
FPGA实验：用于检测输入的二进制系列
FPGA实验：用于检测输入的二进制系列，连续输入4个0或1，输出1，否则输出0。用按键模拟开关输入...
VHDL语言编写的时钟显示代码
VHDL语言编写的时钟显示代码，简短而又易懂，个人觉得很不错...
FPGA异步时钟设计中的同步策略
FPGA异步时钟设计中的同步策略，需要...
通过fpga产生时钟的VHDL源码
通过fpga产生时钟的VHDL源码，QII7.1下调试通过...
附件中资料时模拟时钟方面的信息
附件中资料时模拟时钟方面的信息，可用单片机仿真软件仿真。...
基于FPGA的新型数据位同步时钟提取(CDR)实现方法
基于FPGA的新型数据位同步时钟提取(CDR)实现方法...
FPGA的时钟详细讲解
FPGA的时钟详细讲解，可以让你更加熟悉的了解FPGA的时钟设计。...
FPGA时钟分析
FPGA时钟分析，包括门控时钟与时钟偏仪分析，逻辑设计时钟分析，毛刺分析．...