虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

载波<b>相移</b>

  • 基于DSP和FPGA的运动控制技术的研究

    该课题通过对开放式数控技术的全面调研和对运动控制技术的深入研究,并针对国内运动控制技术的研究起步较晚的现状,结合激光雕刻领域的具体需要,紧跟当前运动控制技术研究的发展趋势,吸收了世界开放式数控技术和相关运动控制技术的最新成果,采纳了基于DSP和FPGA的方案,研制了一款比较新颖的、功能强大的、具有很大柔性的四轴多功能运动控制卡.该论文主要内容如下:首先,通过对制造业、开放式数控系统、运动控制卡等行业现状的全面调研,基于对运动系统控制技术的深入学习,在比较了几种常用的运动控制方案的基础上,确定了基于DSP和FPGA的运动控制设计方案,并规划了板卡的总体结构.其次,针对运动控制中的一些具体问题,如高速、高精度、运动平稳性、实时控制以及多轴联动等,在FPGA上设计了功能相互独立的四轴运动控制电路,仔细规划并定义了各个寄存器的具体功能,设计了功能完善的加/减速控制电路、变频分配电路、倍频分频电路和三个功能各异的计数器电路等,完全实现了S-曲线升降速运动、自动降速点运动、A/B相编码器倍频计数电路等特殊功能.再次,介绍了DSP在运动控制中的作用,合理规划了DSP指令的形成过程,并对DSP软件的具体实现进行了框架性的设计.然后,根据光电隔离原理设计了数字输入/输出电路;结合DAC原理设计了四路模拟输出电路;实现了PCI接口电路的设计;并针对常见的干扰现象,提出了有效的抗干扰措施.最后,利用运动控制卡强大的运动控制功能,并针对激光雕刻行业进行大幅图形扫描时需要实时处理大量的图形数据的特别需要,在板卡第四轴完全实现了激光控制功能,并基于FPGA内部的16KBit块RAM,开辟了大量数据区以便进行大幅图形的实时处理.

    标签: FPGA DSP 运动控制

    上传时间: 2013-06-09

    上传用户:youlongjian0

  • 基于FPGA的扩频模拟信号源的设计

    信号发生器是控制系统的重要组成部分。研制出较高精度、可靠性、可调参数的数字量信号发生器,对于促进我国航空、航天、国防以及工业自动化等领域的发展均有重要意义。本文以直接频率合成和伪随机码的设计与实现为中心,对扩频通信的基本理论、信号源的结构、载波调制等问题进行了深入的分析和研究,并给出了模块的硬件实现方案。 现场可编程门阵列(FPGA)设计灵活、速度快,在数字专用集成电路的设计中得到了广泛的应用。论文介绍了FPGA技术的发展和应用,包括VHDL语言的基本语法结构和FPGA器件的开发设计流程等等。详细地分析了各类频率合成器的基础上提出采用直接数字式频率合成原理(DDS)实现低相位噪声、高分辨率、高精度和高稳定度的信号源。研究了测距伪随机码的原理,确定选用移位序列作为系统的扩频码序列,并选取了符合本系统使用的移位序列扩频码。分别给出并分析了相应的FPGA硬件实现电路。 对于载波调制这一关键技术,提出了采用二进制相移键控相位选择法并相应作了硬件实现。最后给出具体设计实现了的信号发生器的输出波形。经实验室测试,设计的信号发生器满足要求,且结构简单、工作可靠、重量轻、体积小,具有良好的应用前景。

    标签: FPGA 扩频 模拟信号源

    上传时间: 2013-04-24

    上传用户:qweqweqwe

  • 基于FPGA的扩频信号发生器

    本文以直接频率合成和伪随机码的设计与实现为中心,对扩频通信的基本理论、信号源的总体结构、载波调制、滤波器设计等问题进行了深入的分析和研究,并给出了模块的硬件实现方案。 首先介绍了FPGA技术的发展和应用,包括VHDL语言的基本语法结构和FPGA器件的开发设计流程等等。详细地分析了各类频率合成器的基础上提出采用直接数字式频率合成器(DDS)实现低相位噪声、高分辨率、高精度和高稳定度的信号源。研究了测距伪随机码的原理,确定选用移位序列作为系统的扩频码序列,并选取了符合本系统使用的移位序列扩频码。分别给出并分析了相应的FPGA硬件实现电路。 对于载波调制这一关键技术,提出了采用二进制相移键控相位选择法并相应作了硬件实现。分析与研究了射频宽带滤波器应具有的传输特性,通过分析巴特沃思滤波器、切比雪夫滤波器、椭圆滤波器和贝塞尔滤波器这几种滤波器的频谱特性,设计了发生器射频宽带滤波器。最后给出具体设计实现了的信号发生器的输出波形。

    标签: FPGA 扩频信号 发生器

    上传时间: 2013-04-24

    上传用户:greethzhang

  • 应用于十万门FPGA的全数字锁相环设计

    在过去的十几年间,FPGA取得了惊人的发展:集成度已达到1000万等效门、速度可达到400~500MHz。随着FPGA的集成度不断增大,在高密度FPGA中,芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在,解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时,减小时钟偏差,本文设计了内置于FPGA芯片中的延迟锁相环,采用一种全数字的电路结构,将传统DLL中的用模拟方式实现的环路滤波器和压控延迟链改进为数字方式实现的时钟延迟测量电路,和延时补偿调整电路,配合特定的控制逻辑电路,完成时钟延时补偿。在输入时钟频率不变的情况下,只需一次调节过程即可完成输入输出时钟的同步,锁定时间较短,噪声不会积累,抗干扰性好。 在Smic0.18um工艺下,设计出的时钟延时补偿电路工作频率范围从25MHz到300MHz,最大抖动时间为35ps,锁定时间为13个输入时钟周期。另外,完成了时钟相移电路的设计,实现可编程相移,为用户提供与输入时钟同频的相位差为90度,180度,270度的相移时钟;时钟占空比调节电路的设计,实现可编程占空比,可以提供占空比为50/50的时钟信号;时钟分频电路的设计,实现频率分频,提供1.5,2,2.5,3,4,5,8,16分频时钟。

    标签: FPGA 应用于 全数字 锁相环

    上传时间: 2013-07-06

    上传用户:LouieWu

  • 基于级联多电平逆变器的STATCOM研究

    本文提出用级联多电平逆变器取代变压器多重化结构的STATCOM 拓扑结构,用载波相移正弦脉宽调制技术(Carrier phase-shifted SPWM,以下简称CPS-SPWM)取代工频调制。这种基于CPS-SPWM 级联多电平逆变器的STATCOM 不仅去掉了多重化变压器,而且用较低的开关频率可以获得较高的等效开关频率的输出效果,简化了滤波;针对电力系统强耦合、非线性的特征,本文提出了将自抗扰控制应用于STATCOM 装置的控制策略,此控制策略不但可以大大缩短动态过程,改善系统的动态性能,而且具有较强的鲁棒性。

    标签: STATCOM 级联 电平逆变器

    上传时间: 2013-11-20

    上传用户:maqianfeng

  • 中压五电平单元级联变频器的研究与设计

    波形质量更好。论文介绍了五电平功率单元级联变频器的主电路拓扑结构特点、探讨了输入移相整流技术,运用坐标变换的方法推导和分析了单元级联变频器及异步电机矢量控制系统的数学模型。研究和比较了级联式变频器的几种PWM算法的特点,并选取载波相移层叠混合PWM方式为变频器的控制方式。提出了三点式五电平功率单元的开关控制策略,以及单元平衡控制的解决方案。并研究了矢量控制方法在中压级联变频器系统的应用。研究和完成了控制系统的软件、硬件方案设计,对于系统的两级旁路保护与实现、在线故障识别系统,DSP/CPLD冗余控制系统等关键技术进行了研究。同时对采取该变频器供电的异步电机PWM控制系统和异步电机矢量控制系统分别进行了仿真研究,成功研制了中压五电平单元级联变频器样机。在不同负载和不同实验条件下对变频器样机进行了满功率大电流实验,结果表明五电平功率单元级联变频器输出稳定,动态响应好,得到了满意的预期效果。论文最后对研究工作进行了总结,并提出了一些需要进一步探讨和解决的问题。

    标签: 中压 电平 变频器 级联

    上传时间: 2013-11-12

    上传用户:上善若水

  • 三相SPWM波在TMS320F28335中的实现

    载波相移正弦脉宽调制(SPWM)技术是一种适用于大功率电力开关变换装置的高性能开关调制策略,在有源电力滤波器中有良好的应用前景。本文介绍了如何利用高性能数字信号处理器TMS320F28335的片内外设事件管理器(EV)模块产生三相SPWM波,给出了程序流程图及关键程序源码。该方法采用不对称规则采样算法,参数计算主要采用查表法,计算量小,实时性高。在工程实践中表明,该方法既能满足控制精度要求,又能满足实时性要求,可以很好地控制逆变电源的输出。

    标签: F28335 28335 SPWM 320F

    上传时间: 2013-11-05

    上传用户:tzrdcaabb

  • 一元稀疏多项式计算器[加法和乘法] 问题描述: 设计一元系数多项式计数器实现两个多项式间的加法、减法。 基本要求: (1) 输入并建立多项式 (2) 输出多项式

    一元稀疏多项式计算器[加法和乘法] 问题描述: 设计一元系数多项式计数器实现两个多项式间的加法、减法。 基本要求: (1) 输入并建立多项式 (2) 输出多项式,输出形式为整数序列:n,c1,e1,c2,e2……cn,en,其中n是多项式的项数,ci,ei分别为第i项的系数和指数。序列按指数降序排列。 (3) 多项式a和b相加,建立多项式a+b,输出相加的多项式。 (4) 多项式a和b相减,建立多项式a-b,输出相减的多项式。 用带表头结点的单链表存储多项式。 测试数据: (1) (2x+5x8-3.1x11)+(7-5x8+11x9) (2) (6x-3-x+4.4x2-1.2x9)-(-6x-3+5.4x2+7.8x15) (3) (x+x2+x3)+0 (4) (x+x3)-(-x-x-3)

    标签: 多项式 加法 稀疏 乘法

    上传时间: 2013-12-03

    上传用户:561596

  • crc任意位生成多项式 任意位运算 自适应算法 循环冗余校验码(CRC

    crc任意位生成多项式 任意位运算 自适应算法 循环冗余校验码(CRC,Cyclic Redundancy Code)是采用多项式的 编码方式,这种方法把要发送的数据看成是一个多项式的系数 ,数据为bn-1bn-2…b1b0 (其中为0或1),则其对应的多项式为: bn-1Xn-1+bn-2Xn-2+…+b1X+b0 例如:数据“10010101”可以写为多项式 X7+X4+X2+1。 循环冗余校验CRC 循环冗余校验方法的原理如下: (1) 设要发送的数据对应的多项式为P(x)。 (2) 发送方和接收方约定一个生成多项式G(x),设该生成多项式 的最高次幂为r。 (3) 在数据块的末尾添加r个0,则其相对应的多项式为M(x)=XrP(x) 。(左移r位) (4) 用M(x)除以G(x),获得商Q(x)和余式R(x),则 M(x)=Q(x) ×G(x)+R(x)。 (5) 令T(x)=M(x)+R(x),采用模2运算,T(x)所对应的数据是在原数 据块的末尾加上余式所对应的数据得到的。 (6) 发送T(x)所对应的数据。 (7) 设接收端接收到的数据对应的多项式为T’(x),将T’(x)除以G(x) ,若余式为0,则认为没有错误,否则认为有错。

    标签: crc CRC 多项式 位运算

    上传时间: 2014-11-28

    上传用户:宋桃子

  • crc任意位生成多项式 任意位运算 自适应算法 循环冗余校验码(CRC

    crc任意位生成多项式 任意位运算 自适应算法 循环冗余校验码(CRC,Cyclic Redundancy Code)是采用多项式的 编码方式,这种方法把要发送的数据看成是一个多项式的系数 ,数据为bn-1bn-2…b1b0 (其中为0或1),则其对应的多项式为: bn-1Xn-1+bn-2Xn-2+…+b1X+b0 例如:数据“10010101”可以写为多项式 X7+X4+X2+1。 循环冗余校验CRC 循环冗余校验方法的原理如下: (1) 设要发送的数据对应的多项式为P(x)。 (2) 发送方和接收方约定一个生成多项式G(x),设该生成多项式 的最高次幂为r。 (3) 在数据块的末尾添加r个0,则其相对应的多项式为M(x)=XrP(x) 。(左移r位) (4) 用M(x)除以G(x),获得商Q(x)和余式R(x),则 M(x)=Q(x) ×G(x)+R(x)。 (5) 令T(x)=M(x)+R(x),采用模2运算,T(x)所对应的数据是在原数 据块的末尾加上余式所对应的数据得到的。 (6) 发送T(x)所对应的数据。 (7) 设接收端接收到的数据对应的多项式为T’(x),将T’(x)除以G(x) ,若余式为0,则认为没有错误,否则认为有错

    标签: crc CRC 多项式 位运算

    上传时间: 2014-01-16

    上传用户:hphh