现场可编程逻辑门阵列(FPGA)具有开发周期短、成本小、风险低和现场可灵活配置等优点,可以在更短的时间实现更复杂的功能,使得基于FPGA的开发平台的研究成为工业界和学术界日益关注的问题.基于FPGA的高集成度、高可靠性,可将整个设计系统下载于同一芯片中,实现片上系统,从而大大缩小其体积,因此以FPGA为代表的可编程逻辑器件应用日益广泛.在国外,FPGA技术发展与应用已达到相当高的程度;而在国内,FPGA技术发展仍处在起步阶段,与国外相比还存在较大的差距.本文提出了一种FPGA通用接口开发平台的设计思路,研制了一种FPGA快速实验开发装置,对研制过程中遇到的软、硬件问题加以归纳总结,提高了系统运行效率.分别研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC机ISA总线,基于FLEX10K的图像点阵型LCD、PC机PCI总线接口中.最后通过一个通用实验装置系统的设计和实现,综合上述应用,介绍了FPGA实验系统的软件开发环境,实现了基于FGPA的交通信号灯逻辑控制和电子钟,研究了FPGA技术在通用接口控制器设计中的应用.
上传时间： 2013-04-24
上传用户：龙飞艇
汽车行驶记录仪是对车辆行驶速度、时间、里程以及有关车辆行驶的其他状态信息进行记录、存储并可通过接口实现数据输出的数字式电子记录装置。汽车行驶记录仪的使用，对遏止疲劳驾驶、车辆超速等交通违章、约束驾驶人员的不良驾驶行为、保障车辆行驶安全以及道路交通事故的分析鉴定具有重要的作用。一个完整的汽车行驶记录仪系统包括车载主机和上位机管理分析软件两部份。 在嵌入式技术被广泛运用的今天，我国现在应用的汽车行驶记录仪仍然多是运用8位或者16位单片机作为处理器，采用汇编语言，结构简单功能单一。为了使嵌入式技术也在汽车行驶记录仪中得到运用，同时为了满足我国《汽车行驶记录仪》GB/T 19056-2003标准要求，并与国际IEEE 1616标准接轨，本文设计了基于嵌入式系统的汽车行驶记录仪，采用的是三星公司的S3C2410 32位处理器和Linux操作系统，这样提高了系统的实时性，功能也得以扩展。 本文详细论述了汽车行驶记录仪系统主机模块软硬件的设计与实现，并且介绍了上位机管理分析软件的设计。论文首先介绍了课题的研究背景，并对国内外汽车行驶记录仪的研究现状进行了概括，在此基础上提出了本课题需要完成的目标。阐述了基于嵌入式系统的总体设计构思以及各个功能模块不同方案优劣的比较，并对最终方案进行了描述，此后详细介绍了各主要功能部件的特点及应用。 在系统软件设计单元，对主机软件开发环境、调试方法以及系统各功能模块的流程设计做了详细描述，同时介绍了BootLoader、Linux操作系统和设备驱动程序在S3C2410上的编译和移植全过程。最后，论文对整个系统的功能和特点进行了总结，并对下一步工作以及记录仪今后的发展进行了展望。
标签： 汽车行驶记录仪
上传时间： 2013-05-25
上传用户：martinyyyl
软件开发环境：ISE 7.1i 硬件开发环境：红色飓风II代－Xilinx版 1. 本实例用于控制开发板上面的SDRAM完成读写功能； 先向SDRAM里面写数据，然后再将数据读出来做比较，如果不匹配就通过LED变亮显示出来，如果一致，LED就不亮。 2. part1目录是使用Modelsim仿真的工程； 3. part2目录是在开发版上面验证的工程； 2.1. part1_32目录是4m32SDRAM的仿真工程； 2.2. part1_16目录是4m16SDRAM的仿真工程； \model文件夹里面是仿真模型； \rtl文件夹里面是源文件； \sim文件夹里面是仿真工程； \test_bench文件夹里面是测试文件； \wave文件夹里面是仿真波形。 3.1. 工程在\project文件夹里面; 3.2. 源文件和管脚分配在\rtl文件夹里面; 3.3. 下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。
上传时间： 2013-04-24
上传用户：ZJX5201314
在数字通信中，采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段，并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下，卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构；而概率译码不仅基于码的代数结构，还利用了信道的统计特性，能充分发挥卷积码的特点，使译码错误概率达到很小。 卷积码译码器的设计是由高性能的复杂译码器开始的，对于概率译码最初的序列译码，随着译码约束长度的增加，其译码错误概率可达到非常小。后来慢慢地向低性能的简单译码器演化，对不太长的约束长度，维特比(Viterbi)算法是非常实用的。维特比算法是一种最大似然的译码方法。当编码约束度不太大(小于等于10)或者误码率要求不太高(约10-5)时，Viterbi译码算法效率很高，速度很快，译码器也较简单。 目前，卷积码在数传系统，尤其是在卫星通信、移动通信等领域已被广泛应用。 本论文对卷积码编码和Viterbi译码的设计原理及其FPGA实现方案进行了研究。同时，将交织和解交织技术应用于编码和解码的过程中。 首先，简要介绍了卷积码的基础知识和维特比译码算法的基本原理，并对硬判决译码和软判决译码方法进行了比较。其次，讨论了交织和解交织技术及其在纠错码中的应用。然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。最后，在Quartus Ⅱ平台上对硬判决译码和软判决译码以及有无交织等不同情况进行了仿真，并根据仿真结果分析了维特比译码器的性能。 分析结果表明，系统的误码率达到了设计要求，从而验证了译码器设计的可靠性，所设计基于FPGA的并行Viterbi译码器适用于高速数据传输的场合。
上传时间： 2013-04-24
上传用户：zhenyushaw
TASKING 产品是工业标准计算机平台的嵌入式软件开发环境，是嵌入式软件开发的世界领先地位的工具， 它融合了嵌入式交流通信时代竞争所需的先进的软件设计技术。 TASKING综合发展的环境， 编译器， 调试器和RTOS给嵌入式所有发展领域的DSPs， 8-， 16- 和 32-bit微处理器及微控制器。 TASKING产品目前已拥有100，000得到许可的使用商， 其中包括世界一流的汽车业、工业、电信、数据通信和计算机外围设备制造商， TASKING产品在技术领导和革新方面历史悠久。 ?
上传时间： 2013-05-20
上传用户：wfl_yy
雷达信号处理是雷达系统的重要组成部分。在数字信号处理技术飞速发展的今天，雷达信号处理中也普遍使用数字信号处理技术。而现场可编程门阵列(FPGA)在数字信号处理中的广泛应用，使得FPGA在雷达信号处理中也占据了重要地位。 针对雷达信号处理的设计与实现，本文在以下两个方面展开研究： 一方面以线性调频信号(LFM)为例，分别对几种基本的雷达信号处理，如正交相干检波、脉冲压缩、动目标显示(MTI)/动目标检测(MTD)和恒虚警(CFAR)详细地阐述了其原理，在此基础上给出了其经常采用的实现方法，并在MATLAB环境中对各个环节进行了参数化仿真，详尽地给出了各环节的仿真波形图。针对仿真结果，直观形象地说明了不同实现方法的优劣。 另一方面结合MATLAB仿真结果，给出利用FPGA实现雷达信号处理的方案。在Xilinx ISE6.3i软件集成环境下，通过对Xilinx提供的IP核的调用，并与VHDL语言相结合，完成雷达信号处理的FPGA实现。
上传时间： 2013-04-24
上传用户：ylwleon
生物医学信号是源于一个生物系统的一类信号，像心音、脑电、生物序列和基因以及神经活动等，这些信号通常含有与生物系统生理和结构状态相关的信息，它们对这些系统状态的研究和诊断具有很大的价值。信号拾取、采集和处理的正确与否直接影响到生物医学研究的准确性，如何有效地从强噪声背景中提取有用的生物医学信号是信号处理技术的重要问题。 设计自适应滤波器对带有工频干扰的生物医学信号进行滤波，从而消除工频干扰，获得最佳的滤波效果是本研究要解决的问题。生物医学信号具有信号弱、噪声强、频率范围较低、随机性强等特点。由于心电(electrocardiogram，ECG)信号的确定性、稳定性、规则性都比其他生物信号高，便于准确评估和检测滤波效果，本研究采用ECG信号作为原始的模板信号。 本研究将新的电子芯片技术与现代信号处理技术相结合，从过去单一的软件算法研究，转向软件与硬件结合，从而提高自适应速度和精度，而且可以使系统的开发周期缩短、成本降低、容易升级和变更。 采用现场可编程逻辑器件(Field Programmable Gate Array，FPGA)作为新的ECG快速提取算法的硬件载体，加快信号处理的速度。为了将ECG快速提取算法转换为常用的适合于FPGA芯片的定点数算法，研究中详细分析了定点数的量化效应对自适应噪声消除器的影响，以及对浮点数算法和定点数算法的复合自适应滤波器的各种参数的选择，如步长因子和字长选择。研究中以定点数算法中的步长因子和字长选择，作为FPGA设计的基础，利用串并结合的硬件结构实现自适应滤波器，并得到了预期的效果，准确提取改善后的ECG信号。 研究中，在MATLAB(Matrix Laboratry)软件的环境下模拟，选取带有50Hz工频干扰的不同信噪比的ECG原始信号，在浮点数情况下，原始信号通过采用最小均方LMS(LeastMean Squares)算法的浮点数自适应滤波器后，根据信噪比的改善和收敛速度，确定不同的最佳μ值，并在定点数情况下，在最佳μ值的情况下，原始信号通过采用LMs算法的定点数自适应滤波器后，根据信噪比的改善效果和采用硬件的经济性，确定最佳的定点数。并了解LMS算法中步长因子、定点数字长值对信号信噪比、收敛速度和硬件经济性的影响。从而得出针对含有工频干扰的不同信噪比的原始ECG，应该采用什么样的μ值和什么样的定点数才能对原始ECG的改善和以后的硬件实现取得最佳的效果，并根据所得到的数据和结果，在FPGA上实现自适应滤波器，使自适应滤波器能对带有工频干扰的ECG原始信号有最佳的滤波效果。
上传时间： 2013-04-24
上传用户：gzming
北京航空航天大学出版社，周航慈 吴光文著，【基于嵌入式实时操作系统的程序设计技术】，2006年11月第1版。本书详细介绍了基于嵌入式实时操作系统的程序设计技术，书中介绍的内容以源码开放的嵌入式实时操作系统μC/OSII为软件运行环境，以ARM7为硬件环境。本书内容深入浅出，为加深理解，列举了很多程序设计实例和实验。
上传时间： 2013-04-24
上传用户：新手无忧
北京航空航天大学出版社，周航慈 吴光文著，【基于嵌入式实时操作系统的程序设计技术】，2006年11月第1版。本书详细介绍了基于嵌入式实时操作系统的程序设计技术，书中介绍的内容以源码开放的嵌入式实时操作系统μC/OSII为软件运行环境，以ARM7为硬件环境。本书内容深入浅出，为加深理解，列举了很多程序设计实例和实验。
上传时间： 2013-07-06
上传用户：时代电子小智
北京航空航天大学出版社，周航慈 吴光文著，【基于嵌入式实时操作系统的程序设计技术】，2006年11月第1版。本书详细介绍了基于嵌入式实时操作系统的程序设计技术，书中介绍的内容以源码开放的嵌入式实时操作系统μC/OSII为软件运行环境，以ARM7为硬件环境。本书内容深入浅出，为加深理解，列举了很多程序设计实例和实验。
上传时间： 2013-07-30
上传用户：chongchong2016
