随着信息技术和计算机技术的飞速发展，数字信号处理已经逐渐发展成一门关键的技术科学。图像处理作为一种重要的现代技术，己经在通信、航空航天、遥感遥测、生物医学、军事、信息安全等领域得到广泛的应用。图像处理特别是高分辨率图像实时处理的实现技术对相关领域的发展具有深远意义。另外，现场可编程门阵列FPGA和高效率硬件描述语言Verilog HDL的结合，大大变革了电子系统的设计方法，加速了系统的设计进程，为图像压缩系统的实现提供了硬件支持和软件保障。 本文主要包括以下几个方面的内容： (1)结合某工程的具体需求，设计了一种基于FPGA的图像压缩系统，核心硬件选用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存储器件选用MICRON公司的MT48LC4M16A2SDRAM，图像压缩的核心算法选用近无损压缩算法JPEG-LS。 (2)用Verilog硬件描述语言实现了JPEG-LS标准中的基本算法，为课题组成员进行算法改进提供了有力支持。 (3)用Verilog硬件描述语言设计并实现了SDRAM控制器模块，使核心压缩模块能够方便灵活地访问片外存储器。 (4)构建了图像压缩系统的测试平台，对实现的SDRAM控制器模块和JPEG-LS基本算法模块进行了软件仿真测试和硬件测试，验证了其功能的正确性。
上传时间： 2013-04-24
上传用户：a3318966
随着信息技术和计算机技术的飞速发展，数字信号处理已经逐渐发展成一门关键的技术科学。图像处理作为一种重要的现代技术，己经在通信、航空航天、遥感遥测、生物医学、军事、信息安全等领域得到广泛的应用。图像处理特别是高分辨率图像实时处理的实现技术对相关领域的发展具有深远意义。另外，现场可编程门阵列FPGA和高效率硬件描述语言Verilog HDL的结合，大大变革了电子系统的设计方法，加速了系统的设计进程，为图像压缩系统的实现提供了硬件支持和软件保障。 本文主要包括以下几个方面的内容： (1)结合某工程的具体需求，设计了一种基于FPGA的图像压缩系统，核心硬件选用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存储器件选用MICRON公司的MT48LC4M16A2SDRAM，图像压缩的核心算法选用近无损压缩算法JPEG-LS。 (2)用Verilog硬件描述语言实现了JPEG-LS标准中的基本算法，为课题组成员进行算法改进提供了有力支持。 (3)用Verilog硬件描述语言设计并实现了SDRAM控制器模块，使核心压缩模块能够方便灵活地访问片外存储器。 (4)构建了图像压缩系统的测试平台，对实现的SDRAM控制器模块和JPEG-LS基本算法模块进行了软件仿真测试和硬件测试，验证了其功能的正确性。
上传时间： 2013-04-24
上传用户：stampede
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
/*--------- 8051内核特殊功能寄存器 -------------*/ sfr ACC = 0xE0; //累加器 sfr B = 0xF0; //B 寄存器 sfr PSW = 0xD0; //程序状态字寄存器 sbit CY = PSW^7; //进位标志位 sbit AC = PSW^6; //辅助进位标志位 sbit F0 = PSW^5; //用户标志位0 sbit RS1 = PSW^4; //工作寄存器组选择控制位 sbit RS0 = PSW^3; //工作寄存器组选择控制位 sbit OV = PSW^2; //溢出标志位 sbit F1 = PSW^1; //用户标志位1 sbit P = PSW^0; //奇偶标志位 sfr SP = 0x81; //堆栈指针寄存器 sfr DPL = 0x82; //数据指针0低字节 sfr DPH = 0x83; //数据指针0高字节 /*------------ 系统管理特殊功能寄存器 -------------*/ sfr PCON = 0x87; //电源控制寄存器 sfr AUXR = 0x8E; //辅助寄存器 sfr AUXR1 = 0xA2; //辅助寄存器1 sfr WAKE_CLKO = 0x8F; //时钟输出和唤醒控制寄存器 sfr CLK_DIV = 0x97; //时钟分频控制寄存器 sfr BUS_SPEED = 0xA1; //总线速度控制寄存器 /*----------- 中断控制特殊功能寄存器 --------------*/ sfr IE = 0xA8; //中断允许寄存器 sbit EA = IE^7; //总中断允许位 sbit ELVD = IE^6; //低电压检测中断控制位 8051
上传时间： 2013-10-30
上传用户：yxgi5
#include<iom16v.h> #include<macros.h> #define uint unsigned int #define uchar unsigned char uint a,b,c,d=0; void delay(c) { for for(a=0;a<c;a++) for(b=0;b<12;b++); }; uchar tab[]={ 0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90,
上传时间： 2013-10-21
上传用户：13788529953
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-11-06
上传用户：smallfish
Cortex-M3 是ARM 公司为要求高性能(1.25 Dhrystone MIPS/MHz)、低成本、低功耗的嵌入式应用专门设计的内核。STM32 系列产品得益于Cortex-M3 在架构上进行的多项改进，包括提升性能的同时又提高了代码密度的Thumb-2 指令集和大幅度提高中断响应的紧耦合嵌套向量中断控制器，所有新功能都同时具有业界最优的功耗水平。本系统是基于Cortex-M3 内核的STM32 微控制器的mp3 播放器，在硬件方面主要有VS1053硬件音频解码器和12864 点阵液晶屏，在软件方面主要有VS1053 的驱动，SD 卡工作在SPI 模式下的读写驱动，FAT 文件系统的移植，12864 液晶的驱动，嵌入式操作系统ucOSii 的移植以及嵌入式图形管理器ucGUI 的移植。整个设计过程包括电子系统的设计技术及调试技术，包括需求分析，原理图的绘制，pcb 板的绘制，制版，器件采购，安装，焊接，硬件调试，软件模块编写，软件模块测试，系统整体测试等整个开发调试过程。
上传时间： 2013-11-19
上传用户：shaoyun666
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-10-13
上传用户：lml1234lml
题目：利用条件运算符的嵌套来完成此题：学习成绩>=90分的同学用A表示，60-89分之间的用B表示，60分以下的用C表示。 1.程序分析：(a>b)?a:b这是条件运算符的基本例子。
上传时间： 2015-01-08
上传用户：lifangyuan12
