4位二进制并行进位加法器的源程序,简易易懂,适合初学者看!...
一个超前进位加法器(及其testbench) .v文件...
利用FPGA做出十进制加减法!带有进位借位显示...
在ISE下用verilog开发的16位进位现行加法器...
伪随机序列产生器-代进位反馈移位寄存器,verilog hdl 原代码。...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源