虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

超声波液位计

超声波液位计是由微处理器控制的数字液位仪表。在测量中超声波脉冲由传感器(换能器)发出,声波经液体表面反射后被同一传感器接收,通过压电晶体转换成电信号,并由声波的发射和接收之间的时间来计算传感器到被测液体表面的距离。由于采用非接触的测量,被测介质几乎不受限制,可广泛用于各种液体和固体物料高度的测量。
  • 基于微加速度计的低功耗无线惯性鼠标的设计Design of wireless inertial mouse based on micro-accelerometer

    提出了一种基于微加速度计的无线惯性鼠标的设计方案。该方案以微加速度计ADXL213 作为信号检测元件,并采用低功耗处理器MSP430F135 和RF 芯片nRF401 进行信号处

    标签: micro-accelerometer inertial wireless Design

    上传时间: 2013-04-24

    上传用户:AbuGe

  • 基于ARM微处理器的电液位置伺服控制系统的研究

    电液位置伺服系统具有控制精度高、响应速度快、输出功率大、信号处理灵活、易于实现各种参量反馈等优点,因此它已经遍及国民经济和军事工业的各个技术领域。近年来,对电液位置伺服系统的快速性、稳定性、准确性等控制性能提出了新的要求,作为电液位置伺服系统核心的控制器,起到更为关键的作用。 现阶段,嵌入式微处理器以其小型、专用、便携、高可靠的特点,已经在工业控制领域得到了广泛的应用,如工业过程、远程监控、智能仪器仪表、机器人控制、数控系统等,嵌入式微处理器嵌入实时操作系统,可以克服传统的基于单片机控制系统功能不足和基于PC的控制系统非实时性的缺点,其性能、可靠性等都能满足电液位置伺服系统控制的要求,在控制领域具有广泛的应用前景。 本文以实验室的电液位置伺服系统为研究对象,按照系统的控制要求,提出以ARM9(S3C2410)微处理器为核心的控制器对电液位置伺服系统进行控制的一种方案,设计了一种新型的基于ARM9(S3C2410)微处理器的电液位置伺服控制器。本系统控制器的开发设计中,在以ARM9(S3C2410)微处理器为核心的控制器基础上,通过外部扩展,使得系统控制器具有丰富的硬件资源,开发了A/D转换电路、D/A(PWM)转换电路、伺服放大电路、串行接口等电路,同时为了使得控制器的程序代码具有较强的可读性、可维护性、可扩展性,使用了操作系统,通过比较选择了uC/OS-Ⅱ实时内核,并成功移植到ARM9(S3C2410)微处理器中,并编写了A/D、数字滤波、D/A(PWM)等软件程序,通过编译、调试、验证,程序运行正常。在对电液位置伺服系统进行控制策略的选择中,分别采用PID、滑模变结构、模糊自学习滑模三种控制策略进行仿真比较,得出采用模糊自学习滑模控制策略更有利于系统控制。

    标签: ARM 微处理器 伺服控制系统 电液位置

    上传时间: 2013-04-24

    上传用户:sssnaxie

  • 8位MCU架构研究及基于FPGA的IP验证平台实现

    本文首先介绍了主流8位MCU(微控制器)的通用架构,通过比较分析主流国际MCU半导体供应商的MCU产品,结合作者在德国英飞凌公司的项目实践,分析了英飞凌XC866系列8位MCU的架构特点和功能特性。在此基础上,介绍了该MCU芯片的系统集成方法,以及组成模块的架构和功能。 LlN协议是当前广泛应用的车载局部互连协议,作为英飞凌XC866MCU上很关键的一个外围IP,本论文在介绍了MCU架构基础上,设计实现了LlN控制器。LIN协议是UART在数据链路层上的扩展,其关键是LlN协议数据链路层的检测实现。本文给出了一种可靠,高效的协议检测机制,从而使软件和硬件更好配合工作完成协议检测。在完成LlN控制器设计后,本文结合了XC866ADC的架构,介绍了ADC模拟和系统的数字接口概念和实现要点,介绍了如何考虑分析选择合理的数字接口方案。论文最后以XC866的系统架构为基础,提出了一种高效的基于FPGA的IP原型验证平台方案,并以LlN控制器作为验证这一平台的IP,在FPGA上成功的实现了验证方案。论文同时介绍了从SOC设计向FPGA原型验证转换时的处理方法及工程经验,介绍了MCU及验证平台的测试平台思想,以及基于FPGA原型和逻辑分析仪实时测试的MCU固件代码覆盖率测试方法。 目前8位MCU在中低端的应用越来越广泛,特别是目前发展迅速的汽车电子和消费电子领域。因此对MCU架构的不断研究和提高,对更多面向应用领域的IP的研究和设计,以及如何更快速的实现芯片验证将极大的推动MCU在各个领域的应用和推广,将产生极大的经济和应用价值。

    标签: FPGA MCU 8位 架构

    上传时间: 2013-07-14

    上传用户:李梦晗

  • 12位4通道并行串行模数转换芯片ADS7824的原理及应用

    ADS7824是美国BB公司生产的12位开关电容式逐次逼近型模/数转换芯片.它具有与CPU的并行/串行接口,功耗低,片上资源丰富,接口灵活等特点.文中详细介绍了ADS7824的工作原理、引脚定义、工作

    标签: 7824 ADS 4通道 并行

    上传时间: 2013-07-08

    上传用户:yy307115118

  • 超声波测距电路设计

    超声波测距的电路,有相应的算法设计,和算法流程

    标签: 超声波测距 电路设计

    上传时间: 2013-04-24

    上传用户:ytu_zhouzaikui

  • 64位MIPS微处理器的模块设计和FPGA验证

      作为嵌入式系统核心的微处理器,是SOC不可或缺的“心脏”,微处理器的性能直接影响着整个SOC的性能。  与国际先进技术相比,我国在这一领域的研究和开发工作还相当落后,这直接影响到我国信息产业的发展。本着赶超国外先进技术,填补我国在该领域的空白以摆脱受制于国外的目的,我国很多科研单位和公司进行了自己的努力和尝试。经过几年的探索,已经有多种自主知识产权的处理器芯片完成了设计验证并逐渐进入市场化阶段。我国已结束无“芯”的历史,并向设计出更高性能处理器的目标迈进。  艾科创新微电子公司的VEGA处理器,是公司凭借自己的技术力量和科研水平设计出的一款64位高性能RSIC微处理器。该处理器基于MIPSISA构架,采用五级流水线的设计,并且使用了高性能处理器所广泛采用的虚拟内存管理技术。设计过程中采用自上而下的方法,根据其功能将其划分为取指、译码、算术逻辑运算、内存管理、流水线控制和cache控制等几个功能块,使得我们在设计中能够按照其功能和时序要求进行。  本文的首先介绍了MIPS微处理器的特点,通过对MIPS指令集和其五级流水线结构的介绍使得对VEGA的设计有了一个直观的认识。在此基础上提出了VEGA的结构划分以及主要模块的功能。作为采用虚拟内存管理技术的处理器,文章的主要部分介绍了VEGA的虚拟内存管理技术,将VEGA的内存管理单元(MMU)尤其是内部两个翻译后援缓冲(TLB)的设计作为重点给出了流水线处理器设计的方法。结束总体设计并完成仿真后,并不能代表设计的正确性,它还需要我们在实际的硬件平台上进行验证。作为论文的又一重点内容,介绍了我们在VEGA验证过程中使用到的FPGA的主要配置单元,FPGA的设计流程。VEGA的FPGA平台是一完整的计算机系统,我们利用在线调试软件XilinxChipscope对其进行了在线调试,修正其错误。  经过模块设计到最后的FPGA验证,VEGA完成了其逻辑设计,经过综合和布局布线等后端流程,VEGA采用0.18工艺流片后达到120MHz的工作频率,可在其平台上运行Windows-CE和Linux嵌入式操作系统,达到了预计的设计要求。  

    标签: MIPS FPGA 微处理器 模块设计

    上传时间: 2013-07-07

    上传用户:标点符号

  • 8位电流模模数转换器设计研究

    8位电流模模数转换器设计研究 8位电流模模数转换器设计研究

    标签: 8位 电流模 模数转换器

    上传时间: 2013-06-21

    上传用户:kaixinxin196

  • 基于FPGA的数字相位计的研究与实现

    本文结合工程需要详细论述了一种数字相位计的实现方法,该方法是基于FPGA(现场可编程门阵列)芯片运用FFT(快速傅立叶变换)算法完成的。首先,从相位测量的原理出发,分析了传统相位计的缺点,给出了一种高可靠性的相位检测实用算法,其算法核心是对采集信号进行FFT变换,通过频谱分析,实现对参考信号和测量信号初相位的检测,并同时阐述了FPGA在实现数字相位计核心FFT算法中的优势。在优化的硬件结构中,利用多个乘法器并行运算的方式加快了蝶形运算单元的运算速度;内置双端口RAM、旋转因子ROM使数据存储的速度得到提高;采用了流水线的工作方式使数据的存储、运算在时间上达到匹配。整个设计采用VHDL(超高速硬件描述语言)语言作为系统内部硬件结构的描述手段,在Altera的QuartusⅡ软件支持下完成。仿真结果表明,基于FPGA实现的FFT算法无论在速度和精度上都满足了相位测量的需要,其运算64点数据仅需27.5us,最大误差在1%之内。

    标签: FPGA 数字 相位计

    上传时间: 2013-05-16

    上传用户:lgs12321

  • 超声波雾化器

    超声波雾化器:将水通过高频震荡产生微小的粒子达到雾化效果

    标签: 超声波雾化器

    上传时间: 2013-08-05

    上传用户:dongqiangqiang

  • 基于FPGA的8位增强型CPU设计与验证

    随着信息技术的发展,系统级芯片SoC(System on a Chip)成为集成电路发展的主流。SoC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。通过对8位增强型CPU内核的研究及其在FPGA(Field Programmable Gate Arrav)上的实现,对SoC设计作了初步研究。 在对Intel MCS-8051的汇编指令集进行了深入地分析的基础上,按照至顶向下的模块化的高层次设计流程,对8位CPU进行了顶层功能和结构的定义与划分,并逐步细化了各个层次的模块设计,建立了具有CPU及定时器,中断,串行等外部接口的模型。 利用5种寻址方式完成了8位CPU的数据通路的设计规划。利用有限状态机及微程序的思想完成了控制通路的各个层次模块的设计规划。利用组合电路与时序电路相结合的思想完成了定时器,中断以及串行接口的规划。采用边沿触发使得一个机器周期对应一个时钟周期,执行效率提高。使用硬件描述语言实现了各个模块的设计。借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线;在Synplify pro综合工具中完成了综合;使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。 设计了一个通用的扩展接口控制器对原有的8位处理器进行扩展,加入高速DI,DO以及SPI接口,增强了8位处理器的功能,可以用于现有单片机进行升级和扩展。 本设计的CPU全面兼容MCS-51汇编指令集全部的111条指令,在时钟频率和指令的执行效率指标上均优于传统的MCS-51内核。本设计以硬件描述语言代码形式存在可与任何综合库、工艺库以及FPGA结合开发出用户需要的固核和硬核,可读性好,易于扩展使用,易于升级,比较有实用价值。本设计通过FPGA验证。

    标签: FPGA CPU 8位 增强型

    上传时间: 2013-04-24

    上传用户:jlyaccounts