Altium+designer+2013注册机（亲自测试可用）+Licenses
标签： designer Licenses Altium 2013
上传时间： 2013-12-29
上传用户：JIUSHICHEN
赛灵思spartan6系列FPGA片内资源设计指导
上传时间： 2013-10-16
上传用户：wang0123456789
PCB的可制造性与可测试性，很详细的pcb学习资料。
上传时间： 2015-01-01
上传用户：tou15837271233
04_Altera_CPLD的资源优化
标签： Altera_CPLD 资源
上传时间： 2013-10-14
上传用户：英雄
03_Altera_FPGA的资源优化
标签： Altera_FPGA 资源
上传时间： 2013-10-16
上传用户：lyson
IPC介电常数测试方法
上传时间： 2013-11-15
上传用户：gaoliangncepu
以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（SOPC），利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成，利用 SOPC技术，在一片 FPGA 芯片上实现了整个信号源的硬件开发平台，达到既简化电路设计、又提高系统稳定性和可靠性的目的。
上传时间： 2013-12-22
上传用户：forzalife
随着 EDA 设计的蓬勃发展，加之高速器件的大面积应用，单板的密度越来越大，提高 PCB单板的设计效率，已经成为我们亟待解决的问题。而 PCB 单机布线所花费的时间往往成为制约某一项目进度的瓶颈， 为大幅度提高单板整体设计效率，使用 MENTOR 公司的 ExpeditionPCB 布线器进行多人协同设计能很好地解决这个问题。而为了验证生产质量，需要在单板上添加在线测试点，如何应用 Mentor 布线工具来自动添加测试点提高工作效率显得尤为重要，本文就如何使用 ExpeditionPCB布线器自动添加测试点给出一些基本方法。 [关键词] Mentor、测试点、提高效率
上传时间： 2013-10-19
上传用户：jeffery
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2013-11-20
上传用户：563686540
为提高训练效果，仿真训练系统中需进行信号波形测试。在介绍PCI1721板卡基本功能及主要特点的基础上，介绍了VB编程结合PCI1721总线扩展实现信号产生的方法，给出了信号产生软件实现的基本方法、PCI1721实现多通道输出的方法以及VRML和VB交互的实现方法，便于以后功能扩展。为保证输出波形满足要求，实现脉冲信号、视频信号、检波信号等模拟信号的选择输出，设计了整形电路。这样既可以实现虚拟测试又可以实现真正测试。
上传时间： 2013-11-04
上传用户：shenlan
