对并联谐振逆变器的工作原理(即换流过程) 进行了分析,详细地分析并联逆变器各种情况下的工作状态;通过分析得出逆变器的最佳工作状态,即容性工作状态。对锁相环的结构做了简要分析,并给出其相位模型;在此基础上以CD4046为例介绍锁相环(PLL) 电路参数的计算方法。设计了一种他激重复扫频转自激的逆变器启动电路,大大提高了逆变器启动的成功率。
上传时间： 2013-10-26
上传用户：busterman
众所周知, 每个数码系统之所以正常准确工作的基础是其心脏 – 时钟序列的无误. 而用来产生时钟信号的资源有许多种: 系统主芯片输出时钟信号, 以MCU微处理器来产生时钟, 以成本较低的晶振来产生时钟信号, 但是还是有很多人不知道或不了解我们还有另外一个选择:用一个集成电路PPL(锁相环)时钟芯片. 即使有人用过类似的时钟芯片, 但是却不知道我们现在已经有了性价比较高的LW系列芯片!
上传时间： 2013-11-19
上传用户：yupw24
介绍了一种用单片机控制的智能微波信号源发生器,以美国国家半导体公司的低功率,高性能的δ-Σ小数分频数字锁相环电路LMX2485和YTO为核心构成.微波信号源的工作频率范围为8~14GHz,频率分辨率为40GHz.分析了设计方案及实现过程中的关键技术,给出了部分实验结果.
上传时间： 2013-10-20
上传用户：banlangen
简介：本产品是将三相晶闸管主电路和移相触发调控电路封装在一起的多功能功率集成模块。它是一个完整电力移相开环控制系统，可实现对三相电力进行整流调压。产品可广泛用于直流电机调速、工业自动化、电加热控制、机电一体化、各类电源、化工、纺织通讯等领域；可实现手动、自动控制接口，主电路交流输入无相序要求，线性控制电路，精度高，稳定性好。
上传时间： 2013-11-12
上传用户：MATAIYES
Stellaris(群星)单片机的时钟选择本文论述了群星（stellaris）系列微控制器中的时钟，包括锁相环的使用和配置。
上传时间： 2014-12-27
上传用户：zhang97080564
1、 支持USB 1.1通讯协议；2、 支持高速（Full Speed、12Mbps ）和低速（Low Speed、1.5Mbps ）传输；3、 6MHz晶体，锁相环PLL振荡器提供高速、低速所需时钟源；4、 支持3个端口（endpoint），可独立编程为IN 或 OUT端口。5、 PS/2：支持PS/2协议（eg.鼠标），与USB复用。
上传时间： 2013-11-03
上传用户：hbsunhui
时钟和低功耗模式片内集成有PLL(锁相环)电路。外接的基准晶体+PLL(锁相环)电路共同组成系统时钟电路。有关引脚：XTAL1/CLKIN：外接的基准晶体到片内振荡器输入引脚；如使用外部振荡器，外部振荡器的输出必须接该脚。XTAL2：片内PLL振荡器输出引脚；CLKOUT/IOPE0：该脚可作为时钟输出或通用IO脚；可用来输出CPU时钟或看门狗定时器时钟；由系统控制状态寄存器（SCSR1)中的位14决定。
上传时间： 2013-10-24
上传用户：1159797854
TMS320LF240x DSP 课件
上传时间： 2013-11-09
上传用户：qq521
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2014-01-01
上传用户：maqianfeng
为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术，采用了直接数字式频率合成器（DDS）驱动锁相环（PLL）的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、输出杂散低的优点。基于该结构研制实现了输出频率范围为700～800 MHz的宽带频率合成器，实验结果表明该频率合成器扫描模式Δf=1 MHz锁定时间不超过20 μs，跳频模式Δf=50 MHz的定时间不超过30 μs，近端杂散抑制度优于-50 dBc。
上传时间： 2014-12-28
上传用户：assef
