基于CPLD／FPGA的可编程逻辑器件，借助单片机AT89C51；利用标准频率50～100MHz的周期信号实现系统计数的等精度测量技术。同时采用闸门测量技术完成脉宽,占空比的测量。
标签： CPLD FPGA 可编程逻辑器件
上传时间： 2013-08-09
上传用户：yd19890720
详细的说明了FPGA设计的整个流程\r\nFPGA设计全流程Modelsim>>Synplify.Pro>>ISE
标签： Modelsim Synplify FPGA ISE
上传用户：hzakao
FPGA设计全流程.大家可以参考参考哦,可能对大家有所帮助哦
标签： FPGA 流程
上传时间： 2013-08-11
上传用户：sjb555
FPGA开发全攻略，工程师创新宝典，由张国斌等书写
标签： FPGA
上传时间： 2013-08-12
上传用户：ifree2016
]本文介绍了如何利用CPLD(复杂可编程逻辑器件)与单片机的结合实现并行I／\r\nO(输入／输出)接口的扩展。该设计与用8255做并行I／O接口相比，与单片机软件完全兼容，\r\n同时拥有速度快，功耗低，价格便宜，使用灵活等特点
标签： CPLD 如何利用 单片机 并行
上传时间： 2013-08-14
上传用户：xa_lgy
FPGA设计全流程十分钟学会Xilinx FPGA 设计
标签： FPGA Xilinx 流程 十分
上传用户：klin3139
介绍了FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE
上传时间： 2013-08-15
上传用户：稀世之宝039
一种基于FPGA 实现的全并行结构FFT 设计方法，采用全并行加流水结构, 可在一个时钟节拍内完成32 点FFT 运算的功能, 设计最高运算速度可达11ns
标签： FPGA FFT 并行 设计方法
上传时间： 2013-08-16
上传用户：467368609
这是关于如何使用Design Compiler_FPGA Design Flow 软件的说明书。
标签： Design Compiler_FPGA Flow 如何使用
上传时间： 2013-08-20
上传用户：chenxichenyue
FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE\\r\\n第一章 Modelsim编译Xilinx库\\r\\n第二章 调用Xilinx CORE-Generator\\r\\n第三章 使用Synplify.Pro综合HDL和内核\\r\\n第四章 综合后的项目执行\\r\\n第五章 不同类型结构的仿真
上传用户：cuibaigao
