以verilog HDL 语言编写的一首歌曲，可供初学者借鉴
上传时间： 2013-09-05
上传用户：wyiman
cpld的入门交流：CPLD的跑馬燈一个简易型cpld试验电路用VHDL语言遍的
上传时间： 2013-09-06
上传用户：blacklee
用VHDL语言在CPLD上实现串行通信
上传时间： 2013-09-06
上传用户：q3290766
此曼彻斯特码的解码程序是采用VHDL硬件语言编写的。
上传时间： 2013-09-06
上传用户：zhouli
skill语言在Cadence平台二次开发中大量使用，在IC设计中也有应用。\r\n本文关键词：SKILL Cadence SKILL开发程序源码大集合，共有84个功能实现
上传时间： 2013-09-09
上传用户：qingzhuhu
skill语言在Cadence平台二次开发中大量使用，在IC设计中也有应用。\r\n本文关键词：SKILL Allegro二次开发参考 API函数
上传时间： 2013-09-09
上传用户：edisonfather
C语言编写的时钟程序 在VC中可实现的源代码
上传时间： 2013-09-11
上传用户：zjwangyichao
基于单片机的12864Proteus仿真【c语言程序】，包含电路程序及仿真文件。
上传时间： 2013-09-22
上传用户：robter
Protel 99采用全新的管理方式，即数据库的管理方式。Protel 99 是在桌面环境下第一个以独特的设计管理和团队合作技术为核心的全方位的印制板设计系统。所有Protel 99 设计文件都被存储在唯一的综合设计数据库中，并显示在唯一的综合设计编辑窗口。Protel 99 软件沿袭了 Protel 以前版本方便易学的特点，内部界面与 Protel 98 大体相同，新增加了一些功能模块。Protel 公司引进了德国 INCASES公司的先进技术，在 Protel99 中集成了信号完整性工具，精确的模型和板分析，帮助你在设计周期里利用信号完整性分析可获得一次性成功和消除盲目性。Protel99 容易使用的特性就是新的“这是什么”帮助。按下任何对话框右上角的小问号，然后选择你所要的信息。现在可以很快地看到特性的功能，然后用到设计中，按下状态栏末端的按钮，使用自然语言帮助顾问。
上传时间： 2014-03-26
上传用户：921005047
风电的随机性改变了传统的机组组合模型。为了计及风电随机性、更好地利用好风电，运用机会约束的方法考虑风电随机对机组组合的影响，提出一种可既避免模型复杂化又计及风电随机性的机组组合模型，并用随机模拟的方法来实现风电随机性的机会约束。通过算例证明模型的正确性。
上传时间： 2013-10-27
上传用户：tianming222
