摘要： 随着微电子技术和计算机技术的迅速发展，PLC（即可编程控制器）在工业控制领域内得到十分广泛地应用。PLC是一种基于数字计算机技术、专为在工业环境下应用而设计的电子控制装置，它采用可编程序的存储器，用来存储用户指令，通过数字或模拟的输入/输出，完成一系列逻辑、顺序、定时、记数、运算等确定的功能，来控制各种类型的机电一体化设备和生产过程。本文介绍了利用可编程控制器编写的一个五层电梯的控制系统，检验电梯PLC控制系统的运行情况。实践证明，PLC可遍程控制器和MCGS组态软件结合有利于PLC控制系统的设计、检测，具有良好的应用价值。 电梯是随着高层建筑的兴建而发展起来的一种垂直运输工具。多层厂房和多层仓库需要有货梯；高层住宅需要有住宅梯；百货大楼和宾馆需要有客梯，自动扶梯等。在现代社会，电梯已像汽车、轮船一样，成为人类不可缺少的交通运输工具。据统计，美国每天乘电梯的人次多于乘载其它交通工具的人数。当今世界，电梯的使用量已成为衡量现代化程度的标志之一。追溯电梯这种升降设备的历史，据说它起源于公元前236年的古希腊。当时有个叫阿基米德的人设计出--人力驱动的卷筒式卷扬机。1858年以蒸汽机为动力的客梯，在美国出现，继而有在英国出现水压梯。1889年美国的奥梯斯电梯公司首先使用电动机作为电梯动力，这才出现名副其实的电梯，并使电梯趋于实用化。1900年还出现了第一台自动扶梯。1949年出现了群控电梯，首批4～6台群控电梯在纽约的联合国大厦被使用。1955年出现了小型计算机（真空管）控制电梯。1962年美国出现了速度达8米/秒的超高速电梯。1963年一些先进工业国只成了无触点半导体逻辑控制电梯。1967年可控硅应用于电梯，使电梯的拖动系统筒化，性能提高。1971年集成电路被应用于电梯。第二年又出现了数控电梯。1976年微处理机开始用于电梯，使电梯的电气控制进入了一个新的发展时期。 1电梯简介 1.1电梯的基本分类 1.1.1按用途分类 ⑴ 乘客电梯：为运送乘客而设计的电梯。主用与宾馆，饭店，办公楼，大型商店等客流量大的场合。这类电梯为了提高运送效率，其运行速度比较快，自动化程度比较高。轿厢的尺寸和结构形式多为宽度大于深度，使乘客能畅通地进出。而且安全设施齐全，装潢美观。
上传时间： 2013-10-16
上传用户：lili123
逻辑综合带来了数字设计行业的革命，有效地提高了生产率，减少了设计周期时间。在手动转换设计的年代，设计过程受到诸多限制，结更容易带来人为的错误。而一个小小的错误就导致整个模块需进行重新设计，设计转换工作占去了整个设计周期的大部分时间，验证工作进行困难，设计技术无法重用等等。而自动逻辑综合工具的出现，突破了上述种种限制，使得设计者从繁琐的转换工作中解脱出来，将更多的时间用于验证和优化，不仅保证了功能的实现，而且有利于提高性能。可见，综合在逻辑设计中具有举足轻重的作用。
标签： 逻辑设计
上传时间： 2013-10-25
上传用户：colinal
EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越来越高。下面就介绍一些目前较为流行的EDA工具软件。 PLD 及IC设计开发领域的EDA工具，一般至少要包含仿真器（Simulator）、综合器（Synthesizer）和配置器（Place and Routing, P&R）等几个特殊的软件包中的一个或多个，因此这一领域的EDA工具就不包括Protel、PSpice、Ewb等原理图和PCB板设计及电路仿真软件。目前流行的EDA工具软件有两种分类方法：一种是按公司类别进行分类，另一种是按功能进行划分。 若按公司类别分，大体可分两类：一类是EDA 专业软件公司，业内最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一类是PLD器件厂商为了销售其产品而开发的EDA工具，较著名的公司有Altera、Xilinx、lattice等。前者独立于半导体器件厂商，具有良好的标准化和兼容性，适合于学术研究单位使用，但系统复杂、难于掌握且价格昂贵；后者能针对自己器件的工艺特点作出优化设计，提高资源利用率，降低功耗，改善性能，比较适合产品开发单位使用。 若按功能分，大体可以分为以下三类。 (1) 集成的PLD/FPGA开发环境 由半导体公司提供，基本上可以完成从设计输入（原理图或HDL）→仿真→综合→布线→下载到器件等囊括所有PLD开发流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其优势是功能全集成化，可以加快动态调试，缩短开发周期；缺点是在综合和仿真环节与专业的软件相比，都不是非常优秀的。 (2) 综合类 这类软件的功能是对设计输入进行逻辑分析、综合和优化，将硬件描述语句（通常是系统级的行为描述语句）翻译成最基本的与或非门的连接关系（网表），导出给PLD/FPGA厂家的软件进行布局和布线。为了优化结果，在进行较复杂的设计时，基本上都使用这些专业的逻辑综合软件，而不采用厂家提供的集成PLD/FPGA开发工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真类 这类软件的功能是对设计进行模拟仿真，包括布局布线（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了门延时、线延时等的“时序仿真”（也叫“后仿真”）。复杂一些的设计，一般需要使用这些专业的仿真软件。因为同样的设计输入，专业软件的仿真速度比集成环境的速度快得多。此类软件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介绍了一些具代表性的EDA 工具软件。它们在性能上各有所长，有的综合优化能力突出，有的仿真模拟功能强，好在多数工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成开发工具，就支持多种第三方的EDA软件，用户可以在QuartusII软件中通过设置直接调用Modelsim和 Synplify进行仿真和综合。 如果设计的硬件系统不是很大，对综合和仿真的要求不是很高，那么可以在一个集成的开发环境中完成整个设计流程。如果要进行复杂系统的设计，则常规的方法是多种EDA工具协调工作，集各家之所长来完成设计流程。
上传时间： 2013-10-11
上传用户：1079836864
《Verilog HDL程序设计与实践》系统讲解了Verilog HDL的基本语法和高级应用技巧，对于每个知识点都按照开门见山、自顶向下的方式来组织内容，在介绍相关知识点之前，先告诉读者其出现的背景、本质特征以及应用场景，让读者不仅掌握基本语法，还能够获得深层次理解。从结构上讲，《Verilog HDL程序设计与实践》以Verilog HDL的各方面开发为主线，遵照硬件应用系统开发的基本步骤和思路进行详细讲解，并穿插介绍ISE开发工具的操作技巧与注意事项，具备很强的可读性、指导性和实用性。
上传时间： 2013-11-21
上传用户：silenthink
一 、数模混合设计的难点 二、提高数模混合电路性能的关键 三、仿真工具在数模混合设计中的应用 四、小结 五、混合信号PCB设计基础问答
上传时间： 2013-10-31
上传用户：bvdragon
以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（SOPC），利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成，利用 SOPC技术，在一片 FPGA 芯片上实现了整个信号源的硬件开发平台，达到既简化电路设计、又提高系统稳定性和可靠性的目的。
上传时间： 2013-12-22
上传用户：forzalife
设计PCB时，往往很想使用自动布线。通常，纯数字的电路板(尤其信号电平比较低，电路密度比较小时)采用自动布线是没有问题的。但是，在设计模拟、混合信号或高速电路板时，如果采用布线软件的自动布线工具，可能会出现一些问题，甚至很可能带来严重的电路性能问题。
上传时间： 2013-10-20
上传用户：haojiajt
简要阐述了高速PCB设计的主要内容, 并结合Cadence软件介绍其解决方案比较了传统高速设计方法与以Cadence为代表的现代高速PCB设计方法的主要差异指出在进行高速设计过程中必须借助于EDA软件工具进行定性和定童分析, 进行仿真测试, 才能保证设计成功
上传时间： 2013-11-05
上传用户：xiaoxiang
随着HDL Hardware Description Language 硬件描述语言语言综合工具及其它相关工具的推广使广大设计工程师从以往烦琐的画原理图连线等工作解脱开来能够将工作重心转移到功能实现上极大地提高了工作效率任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其它事情交给工具就行了在这种思想影响下工程师在用HDL语言描述电路时脑袋里没有任何电路概念或者非常模糊也不清楚自己写的代码综合出来之后是什么样子映射到芯片中又会是什么样子有没有充分利用到FPGA的一些特殊资源遇到问题立刻想到的是换速度更快容量更大的FPGA器件导致物料成本上升更为要命的是由于不了解器件结构更不了解与器件结构紧密相关的设计技巧过分依赖综合等工具工具不行自己也就束手无策导致问题迟迟不能解决从而严重影响开发周期导致开发成本急剧上升 目前我们的设计规模越来越庞大动辄上百万门几百万门的电路屡见不鲜同时我们所采用的器件工艺越来越先进已经步入深亚微米时代而在对待深亚微米的器件上我们的设计方法将不可避免地发生变化要更多地关注以前很少关注的线延时我相信ASIC设计以后也会如此此时如果我们不在设计方法设计技巧上有所提高是无法面对这些庞大的基于深亚微米技术的电路设计而且现在的竞争越来越激励从节约公司成本角度出 也要求我们尽可能在比较小的器件里完成比较多的功能 本文从澄清一些错误认识开始从FPGA器件结构出发以速度路径延时大小和面积资源占用率为主题描述在FPGA设计过程中应当注意的问题和可以采用的设计技巧本文对读者的技能基本要求是熟悉数字电路基本知识如加法器计数器RAM等熟悉基本的同步电路设计方法熟悉HDL语言对FPGA的结构有所了解对FPGA设计流程比较了解
上传时间： 2015-01-02
上传用户：refent
本文探讨的重点是PCB设计人员利用IP，并进一步采用拓扑规划和布线工具来支持IP，快速完成整个PCB设计。从图1可以看出，设计工程师的职责是通过布局少量必要元件、并在这些元件之间规划关键互连路径来获取IP。一旦获取到了IP，就可将这些IP信息提供给PCB设计人员，由他们完成剩余的设计。 图1：设计工程师获取IP，PCB设计人员进一步采用拓扑规划和布线工具支持IP，快速完成整个PCB设计。现在无需再通过设计工程师和PCB设计人员之间的交互和反复过程来获取正确的设计意图，设计工程师已经获取这些信息，并且结果相当精确，这对PCB设计人员来说帮助很大。在很多设计中，设计工程师和PCB设计人员要进行交互式布局和布线，这会消耗双方许多宝贵的时间。从以往的经历来看交互操作是必要的，但很耗时间，且效率低下。设计工程师提供的最初规划可能只是一个手工绘图，没有适当比例的元件、总线宽度或引脚输出提示。随着PCB设计人员参与到设计中来，虽然采用拓扑规划技术的工程师可以获取某些元件的布局和互连，不过，这个设计可能还需要布局其它元件、获取其它IO及总线结构和所有互连才能完成。PCB设计人员需要采用拓扑规划，并与经过布局的和尚未布局的元件进行交互，这样做可以形成最佳的布局和交互规划，从而提高PCB设计效率。随着关键区域和高密区域布局完成及拓扑规划被获取，布局可能先于最终拓扑规划完成。因此，一些拓扑路径可能必须与现有布局一起工作。虽然它们的优先级较低，但仍需要进行连接。因而一部分规划围绕布局后的元件产生了。此外，这一级规划可能需要更多细节来为其它信号提供必要的优先级。
上传时间： 2014-01-14
上传用户：lz4v4
