虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

设计内部

  • 混合动力汽车驱动系统设计及控制系统的研究.rar

    混合动力汽车采用内燃机和电机作为动力源,成为解决排污和能源问题最具现实意义的途径之一,集成一体化起动/发电机(ISG)技术是当前国际公认的未来汽车的先进技术之一,也是当代汽车发展的重要方向。论文以ISG型混合动力汽车为研究对象,进行了混合动力汽车驱动系统和动力总成控制系统等方面的研究。 本文系统地分析了串联式、并联式以及混联式混和动力汽车动力总成构型的优缺点,介绍了ISG型混合动力汽车结构及主要特点的基础上,首先通过对各总成选型分析,选择了发动机、电机、电池等部件,接着根据性能指标,确定了发动机、电机、电池等部件参数匹配。 动力总成控制系统作为HEV控制系统的关键,主要负责对行驶需求功率的合理分配,保证HEV高效运行,使发动机燃油消耗和排放达到最优。动力总成控制系统的硬件采用了TMS320F2812芯片,由于它功能强大,I/O资源丰富,并且支持广泛用于汽车电控的CAN通讯,因此,非常适合于混合动力汽车的实时控制。本文研究了动力总成控制系统的总体结构,以TMS320F2812型DSP为核心,组建了混合动力总成控制系统的硬件系统。在充分利用DSP内部模块的基础上对它的外部总线进行扩展。并设计了电源模块、A/O模块、IO模块、CAN总线模块和串口通讯模块。在模块化设计方式基础上建立了混合动力控制策略的软件设计。 为了证明设计方案的可行性和DSP总成控制系统的控制性能,在MATIAB/Simulink环境下,以hdvisor为仿真平台,依据系统的结构、控制策略,对相关模块进行修改,建立了ISG型混合动力汽车整车的仿真模型。利用建立的模型,在Advisor仿真软件中输人仿真参数,设置仿真性能,汽车动力性、经济性以及一些重要性能曲线的仿真结果。与同样参数设置的传统燃油汽车仿真结果进行比较表明,油耗和排放都得到了很好的降低。

    标签: 混合动力 汽车驱动 控制系统

    上传时间: 2013-07-08

    上传用户:cx111111

  • EMIEMC设计秘籍.rar

    EMC工程师必须具备的八大技能,产品内部的EMC设计技巧,电磁干扰的屏蔽方法等等

    标签: EMIEMC 秘籍

    上传时间: 2013-04-24

    上传用户:dragonhaixm

  • 充电机监控系统通信总线及上位机软件设计.rar

    充电系统对于实际的电动汽车而言是不可缺少的子系统,当蓄电池的电能用完之后,就必须使用充电系统对电池进行再充电。对于这种电动车充电系统的监控,目前国内尚处于起步阶段。 本文以电动车充电站的建设为背景,对充电机监控系统的通信总线和上位机软件设计进行了研究。首先介绍了系统的整个网络规划,然后对工业现场总线的特点、CAN2.0总线技术、涉及到的通信协议分别做了详细的描述,重点介绍了CAN总线的相关设计和系统的硬件、软件设计及实验结果。设计过程中参考了目前比较成熟的CAN2.0与J1939协议,并创新性的将这一用于汽车内部的通信总线移植到充电站内充电机与上位机之间的通信系统中。整个设计的创新在于将CAN总线这一现有成熟技术应用在充电站监控系统建设这一新领域,成功的实现了总线的移植。 整个系统中,系统前端执行数据采集、充电控制等任务,同时通过CAN总线和以太网分别实现前端数据采集模块与监控计算机、监控计算机与数据服务器的数据传输,实现站内充电机的统一监控。本文围绕系统整体网络组建,CAN网络通信以及系统软硬件设计进行了讨论,并提供了一套完整的、先进的、可行的充电机监控系统通信总线及软件的解决方案。这种监控方案提高了系统通信的实时性、准确性、安全性,同时极大的提高了充电工人的工作效率。 目前系统的各项参数及功能已在实验室测试完毕,性能已基本达到设计目标,即将被用于奥运会电动汽车充电站的建设。

    标签: 充电 上位机 监控系统

    上传时间: 2013-04-24

    上传用户:gtzj

  • 华为模拟电路设计学习资料.rar

    华为模拟电路设计学习资料,内部发行。基础简单

    标签: 华为 模拟电路设计

    上传时间: 2013-06-04

    上传用户:万有引力

  • 基于DSP控制的高频开关电源PFC研究与设计.rar

    开关电源具有体积小、重量轻、效率高、发热量低、性能稳定等优点,广泛应用于电子整机与设备中,在以往的AC-DC电路中,由二极管组成的不可控整流器与电力网相接,为在电网中会产生大量的电流谐波和无功功率而污染电网,使得功率因数较低。为了提高AC-DC电路输入端的功率因数,采用了功率因数校正。 本文采用TMS320F2812实现开关电源的功率因数校正,分析了DSP实现功率因数校正的控制方法和具体实现,对于软件中参数的标么值实现进行了理论推导,为了使输出功率在输入电压变化的一定范围内保持不变,采用了前馈电压,对于数字PI调节环采用了抑制积分饱和的方法,以防止系统失控。 论文中通过对AC-DC整流电路和加入Boost功率因数校正后的电路进行了Matlab的仿真,通过输入电压和输入电流波形的比较,可以很容易地看到功率因数的提高。 在具体的电路实现中,采用霍尔元件检测输入电感电流、输入电压和输出电压,经过DSP的A/D采样后,在DSP内部经过程序计算,输出PWM波形驱动MOSFET的开通与关断,使输入电感电流波形与输入电压波形一致。 本文实现了系统仿真,给出了仿真波形,分析了硬件设计电路并完成了电路的局部仿真,软件编程方面给出了主程序和各个子程序的软件流程图,提出了以后研究的方向。

    标签: DSP PFC 控制

    上传时间: 2013-06-17

    上传用户:baobao9437

  • 基于DSP的三相有源功率因数校正研究与设计.rar

    工业领域中需要大量的AC/DC整流电源。随着现代电力电子技术的不断发展,人们曰益意识到低功率因数整流系统造成了谐波污染和电网公害。因此消除电网谐波污染,提高功率因数,成为整流系统的发展趋势。由于中大功率的电力电子设备在电网中占很大的比重,因此高功率因数的三相整流器的研究已成为当今国内外研究的一大热点。 随着数字控制技术的不断发展,越来越多的控制策略通过数字信号处理器(DSP)得以实现。数字控制的特有优点:简化硬件电路,克服了模拟电路中参数温度漂移的问题,控制灵活且易实现先进控制等,使得所设计的电源产品不仅性能可靠,且易于大批量生产,从而降低了开发周期。因此,数字化控制电源已成为当今于开关电源产品设计的潮流。 本文首先给出了几种常见的三相功率因数校正方案,并对其进行了比较和分析,在前面的基础上提出了:三相三开关三电平拓扑结构和双闭环控制的策略结合的三相PFC系统。紧接着介绍了DSP芯片的特点及其在电力电子装置中的应用,首先介绍目前DSP芯片的发展,通过比较选定了TI公司的TMSLF2407芯片作为本文的处理芯片,而后基于对TMSLF2407芯片的内部资源和该芯片数字式PWM信号产生的原基于DSP的三相有源功率因数校正研究与设计理的分析,提出了三相PFC的数字化解决方案。在第四章中介绍了基于DSP数字控制的PFC的总体设计方案,电路所采用的是基于平均电流方案的双闭环控制策略。内环通过瞬时值控制获得快速的动态性能,保证输出畸变率较低,外环使用输出电压的瞬时值控制,具有较高的输出精度。本文最后应用仿真软件MATLAB中的SIMULINK对系统进行仿真,验证控制策略的可行性,并有助于系统主电路和控制电路的设计。对于三相变换器这种复杂的非线性系统,需要模拟、数字信号混合仿真,仿真比较难以实现。一是因为模型难以建立二是即使建立起一个模型,由于电路复杂,仿真软件也未必能保证其收敛性。所以经过简化,利用MATLAB中的SIMULINK构建了变换器的电压模型,用于验证设计方法和设计参数的正确性。

    标签: DSP 三相 有源功率因数校正

    上传时间: 2013-05-31

    上传用户:wengtianzhu

  • 基于FPGA和DSP的实时图像处理系统设计.rar

    数字信息时代带来了“信息大爆炸”,使数据量大增,而数字图像数据更是如此,如果不对图像数据进行有效的压缩,那么图像信息的存储与传输将无法进行。显然,寻求一种高效的图像压缩系统具有很大的现实意义。 本文基于大规模现场可编程逻辑阵列(FPGA)和高速数字信号处理器(DSP)协同作业,来完成实时图像处理的系统设计。出于对系统设计上的性能和功耗方面的考虑,系统中FPGA 选用的是ALTERA公司的Cyclone系列芯片EP1C12Q240C8,DSP选用的是TI公司的55x系列芯片TMS320VC5502。该系统集图像采集、压缩、显示和存储功能于一体,其中DSP为主处理器负责图像处理,FPGA为协处理器负责系统的所有数字逻辑控制。FPGA和DSP的工作之间形成流水,并且借助于一片双口RAM(CY7C025AV-15AI)完成两者的通讯。结合FPGA和DSP自身的特点,本文提出一种新颖的信息通信方式,借助于一片双口RAM,其内部按其存储空间等分两块,利用乒乓技术完成对高速实时的图像数据缓冲。 该系统从视频采集、传输、压缩到图像存储等整个过程的工作,分别由FPGA和DSP承担。充分考虑到它们自身的优缺点,在满足系统实时性要求的同时,结构灵活,便于以后的扩展与升级。结果表明,在TMS320VC5502实现了对采集图像的JPEG压缩,效果良好且满足了实时性的要求,因此系统的功能得到了总体上的验证。 关键词:图像处理;FPGA;DSP;JPEG

    标签: FPGA DSP 实时图像

    上传时间: 2013-06-11

    上传用户:hjshhyy

  • 基于FPGA的通用异步收发器的设计.rar

    通用异步收发器(Universal Asynchronous Receiver Transmitter,UART)是一种能同时支持短距离和长距离数据传输的串行通信接口,被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片,但是这些专用的串行接口芯片的缺点是数据传输速率比较慢,难以满足高速率数据传输的场合,而更重要的就是它们都具有不可移植性,因此要利用这些芯片来实现PC机和FPGA芯片之间的通信,势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势,提出了一种基于FPGA芯片的嵌入式UART设计方法,其中主要包括状态机的描述形式以及自顶向下的设计方法,利用硬件描述语言来编制UART的各个子功能模块以及顶层模块,之后将其集成到FPGA芯片的内部,这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议,主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式,还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力,模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO,采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境,也能适合低速的数据传输场合,因此可以达到资源利用的最大化。 在具体的设计过程中,利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明,本课题中所设计的UART满足预期设计目标。

    标签: FPGA 异步收发器

    上传时间: 2013-08-02

    上传用户:rocketrevenge

  • FPGA中多标准可编程IO端口的设计.rar

    现场可编程门阵列(FPGA,Field Programmable Gate Array)是可编程逻辑器件的一种,它的出现是随着微电子技术的发展,设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC,Application Specific Integrated Circuit).芯片,而且希望ASIC的设计周期尽可能短,最好是在实验室里就能设计出合适的ASIC芯片,并且立即投入实际应用之中。现在,FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I/O端口模块是FPGA中最主要的几个大模块之一,它的主要作用是提供封装引脚到CLB之间的接口,将外部信号引入FPGA内部进行逻辑功能的实现并把结果输出给外部电路,并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能,在IO端口中它可以通过选择配置方式来兼容不同信号标准的I/O缓冲器电路。总体而言,可选的I/O资源的特性包括:IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input/Output Block)的设计和实现,该课题是成都华微电子系统有限公司FPGA大项目中的一子项,目的为在更新的工艺水平上设计出能够兼容单端标准的I/O电路模块;同时针对以前设计的I/O模块不支持双端标准的缺点,要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LVDS)为代表构建双端标准收发转换电路,与单端标准比较,LVDS具有很多优点: (1)LVDS传输的信号摆幅小,从而功耗低,一般差分线上电流不超过4mA,负载阻抗为100Ω。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小,从而使得该结构可以在2.5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2.4V变化,单端信号摆幅为400mV,这样允许输入共模电压从0.2V到2.2V范围内变化,也就是说LVDS允许收发两端地电势有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工艺,辅助Xilinx公司FPGA开发软件ISE,设计完成了可以用于Virtex系列各低端型号FPGA的IOB结构,它有灵活的可配置性和出色的适应能力,能支持大量的I/O标准,其中包括单端标准,也包括双端标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征,这些特点可以改进和简化系统级的设计,为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证,性能参数已达到预期标准。

    标签: FPGA 标准 可编程

    上传时间: 2013-05-15

    上传用户:shawvi

  • 基于FPGA的DDC在频谱仪中的设计.rar

    软件无线电思想的出现带来了接收机实现方式的革新。随着近年来软件无线电理论和应用趋于成熟与完善,软件无线电技术已经被越来越广泛地应用于无线通信系统和电子测量测试仪器中。数字下变频技术作为软件无线电的核心技术之一,在频谱分析仪中也得到了越来越普遍的应用。 本人参与的手持式频谱分析仪项目采用的是中频数字化实现方式,可满足轻巧,可重配置和低功耗的需求。数字化中频的关键部件数字下变频器DDC采用的是Intersil公司的ISL5216,这个器件和高性能FPGA共同组成手持频谱仪的数字信号处理前端。这个数字前端就手持频谱分析仪来说存在一定的局限性,ISL5216的信号处理带宽单通道为1 MHz,4个通道级联为3MHz,未能满足谱仪分析带宽日益增加的需求;系统集成度不高,ISL5216的功能要是集成到FPGA,可进一步提高系统集成度,降低物料成本和系统功耗。基于以上两个方面的考虑,现正以手持频谱分析仪项目为依托,基于Xilinx Spartan3A-DSP系列FPGA实现高速高处理带宽的DDC。 本论文首先描述了数字下变频基本理论和结构,对完成各级数字信号处理所涉及的数字正交变换、CORDIC算法、CIC、HB、多相滤波等关键算法做了适当介绍;然后介绍了当前主流FPGA的数字信号处理特性和其内部的DSP资源。接着详细描述了数控振荡器NCO、复数数字混频器MIXER、5级CIC滤波器、5级HB滤波器和255阶可编程FIR的设计和实现,并对各个模块的不同实现方式作了对比和仿真测试数据作了分析。最后介绍了所设计DDC在手持频谱分析仪中的主要应用。

    标签: FPGA DDC 频谱仪

    上传时间: 2013-04-24

    上传用户:a155166