这个模块是IBE算法的核心。主要是系统参数、主密钥的计算。
上传时间： 2017-07-24
上传用户：hn891122
该文档为D类功率放大器模块电路原理分析与计算讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： 功率放大器
上传时间： 2021-12-10
上传用户：
详细介绍了整流桥模块的通态耗散功率计算
标签： 整流桥
上传时间： 2021-12-11
上传用户：
数字控制技术在开关电源中的应用正变得越来越广泛，开关电源的数字控制器包含三个主要的功能模块：模数转换器、数字补偿器和数字脉宽调制器。本论文总结和比较了当今国际上高频开关电源数字控制器各个模块的先进技术和发展方向。 数字电源要在高频开关电源应用领域中实用化、市场化，在技术上仍然存在许多的难关需要攻克。其中模数转换器和数字脉宽调制器的分辨率问题给系统带来了极限环振荡的隐患，采样时滞现象增加了实现电源的电压调节快速动态响应特性的难度，同时数字补偿器必须在一个开关周期内完成若干次乘法和加法运算以便及时更新占空比信息，从而对数字控制器的运算速度提出了非常高的要求。本文集中研究和讨论解决这些技术难点的途径，利用matlab中的SISOTOOL块，通过直接数字设计提出了2P2Z的数字补偿算法。按照高频开关电源的设计步骤，本文对主要元器件进行了参数的计算以及选型，并利用matlab中的SIMULINK模块对电路的稳态瞬态性能进行仿真研究。 为了对理论分析和仿真研究进行验证，本文设计实现了一款基于DSPic30F2020高性能数字信号处理器并采用2P2Z控制算法的高频全桥拓扑大功率通信一次电源整流模块。实验结果表明，该数字电源方案稳定可靠，性能参数优异，能够满足应用的需要。
上传时间： 2013-04-24
上传用户：林鱼2016
随着用户对供电质量要求的进一步提高，模块化UPS 并联系统获得了越来越广泛的应用。本文以模块化UPS为研究对象，根据电路结构，将其分为直流部分模块化和交流部分模块化分别进行讨论。整流环节对Boost-PFC 电路进行并联控制，实现直流部分的模块化；逆变环节在瞬时电压PID 控制的基础上，引入了瞬时均流的并联控制策略，实现交流部分的模块化。 介绍了有源功率因数校正技术的基本原理和控制思路，分析了单管双Boost-PFC电路的工作过程，并将其简化等效成常规的Boost 电路进行分析和控制。根据控制系统的结构，分别对电流控制环和电压控制环进行了分析，得出了电感电流主要受电流指令的影响，而输入输出电压差的影响则相对比较小；输出电压主要受参考给定指令电压、缓启给定指令电压以及输出电流等因素的影响。根据电流环和电压环的解析表达式，给出了并联控制的方法及原理。 对单相电路、三相电路以及多模块并联电路分别进行了仿真验证，对多模块的并联系统进行了实验验证。建立了单相逆变器的数学模型，并加入PID 控制器，得到了输出电压的解析表达式，得出逆变器输出电压与参考给定电压和输出电流有关。利用极点配置的方法得到了模拟域PID 控制器参数的计算公式，并采用后向差分法，将其转换到数字域，得到了数字PID 控制器参数与模拟域参数的换算关系。通过实验测试和曲线拟合的办法，得到了实际逆变器的电路参数。通过对所设计的数字PID 控制器进行仿真和实验，验证了理论分析和计算。建立了PID 电压闭环的多逆变器并联系统数学模型，分析得出并联系统的输出电压主要由系统中各模块的平均给定电压决定，同时也受较高次的输出谐波电流影响，受输出基波电流影响相对较小；环流主要受模块的给定电压与系统平均给定电压的偏差影响。针对环流产生的原因，提出了一种瞬时均流控制策略来减小系统环流对给定电压偏差的增益，从而达到瞬时均流的目的。 对两逆变模块并联的系统在各种工况下进行了仿真和实验，验证了理论分析的正确性和这种瞬时均流控制策略的可行性。
上传时间： 2013-04-24
上传用户：ggwz258
H.264作为新一代视频编码标准，相比上一代视频编码标准MPEG2，在相同画质下，平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构，实现灵活性极大，其规定了三个档次，每个档次支持一组特定的编码功能，并支持一类特定的应用，因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能，但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析，并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法，提高了帧内预测编码的效率。在该算法下进行帧内预测时，为了得到一个宏块的预测模式，需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度，本文改进了帧内预测模式选择算法。实践证明，在PSNR值的损失可以忽略不计的情况下，该算法相比原算法，帧内编码时间平均节约60﹪以上，对编码的实时性有较大帮助。 为了实现实时编码，考虑到FPGA的高效运算速度和使用灵活性，本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构，并对影响编码速度，且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真，并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中，进行了在线测试，验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进，算法实现简单，对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试，这对H.264编码器芯片的设计有着积极的借鉴性。
上传时间： 2013-06-13
上传用户：夜月十二桥
H.264作为新一代视频编码标准，相比上一代视频编码标准MPEG2，在相同画质下，平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构，实现灵活性极大，其规定了三个档次，每个档次支持一组特定的编码功能，并支持一类特定的应用，因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能，但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析，并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法，提高了帧内预测编码的效率。在该算法下进行帧内预测时，为了得到一个宏块的预测模式，需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度，本文改进了帧内预测模式选择算法。实践证明，在PSNR值的损失可以忽略不计的情况下，该算法相比原算法，帧内编码时间平均节约60﹪以上，对编码的实时性有较大帮助。 为了实现实时编码，考虑到FPGA的高效运算速度和使用灵活性，本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构，并对影响编码速度，且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真，并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中，进行了在线测试，验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进，算法实现简单，对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试，这对H.264编码器芯片的设计有着积极的借鉴性。
上传时间： 2013-05-25
上传用户：refent
Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。
上传时间： 2013-08-28
上传用户：asdfasdfd
第二部分：DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章 内存模块的叠层设计.............................................................................145第三章 内存模块的时序要求.............................................................................1493.1 无缓冲（Unbuffered）内存模块的时序分析.......................................1493.2 带寄存器（Registered）的内存模块时序分析...................................154第四章 内存模块信号设计.................................................................................1594.1 时钟信号的设计.......................................................................................1594.2 CS 及CKE 信号的设计..............................................................................1624.3 地址和控制线的设计...............................................................................1634.4 数据信号线的设计...................................................................................1664.5 电源，参考电压Vref 及去耦电容.........................................................169第五章 内存模块的功耗计算.............................................................................172第六章 实际设计案例分析.................................................................................178 目前比较流行的内存模块主要是这三种：SDR，DDR，RAMBUS。其中，RAMBUS内存采用阻抗受控制的串行连接技术,在这里我们将不做进一步探讨，本文所总结的内存设计技术就是针对SDRAM 而言(包括SDR 和DDR)。现在我们来简单地比较一下SDR 和DDR，它们都被称为同步动态内存，其核心技术是一样的。只是DDR 在某些功能上进行了改进，所以DDR 有时也被称为SDRAM II。DDR 的全称是Double Data Rate，也就是双倍的数据传输率，但是其时钟频率没有增加，只是在时钟的上升和下降沿都可以用来进行数据的读写操作。对于SDR 来说,市面上常见的模块主要有PC100/PC133/PC166,而相应的DDR内存则为DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
上传时间： 2014-01-13
上传用户：euroford
机械振动是大尺寸加固型军用液晶显示模块损坏的重要原因，为了提高加固型液晶模块的质量，需要在强振动情况下，对液晶模块的受力、能量传递和分布进行分析，本文中首先根据液晶模块的结构，采用了由4块平板建构成的盒式结构模型，然后通过能量强度和能量的传递等计算，研究大尺寸加固型军用液晶模块的振动。通过上述分析，可以得出机械振动能量的主要分布、共振峰的位置等，结果表明在垂直于耦合边缘的方向上受力最强，在此基础上提出了一套可行的解决方案。文中的研究结果为进一步改进液晶屏的质量，提供了理论基础。
上传时间： 2014-12-31
上传用户：zhangjinzj
