用Verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能
标签： Verilog DHL 语言 编写
上传时间： 2013-12-15
上传用户：维子哥哥
维特比译码的C程序，专门用于卷积码的解码！希望对大家有所帮助！
标签： 译码 C程序
上传时间： 2014-01-14
上传用户：gxf2016
一种维特比译码器状态度量初始化的方法和装置.无压缩密码。
标签： 译码器 状态 度量 初始化
上传时间： 2013-12-17
上传用户：zukfu
proteus模拟计数试验
标签： proteus 模拟
上传时间： 2013-12-28
上传用户：c12228
一种电子计数秤的图纸，可供网友设计电子秤参考
标签： 电子 图纸 计数秤
上传时间： 2014-01-04
上传用户：米卡
哈夫曼编码译码,克鲁斯卡尔算法,魔王语言的解释,一元稀疏多项式相乘，C
标签： 编码译码 卡尔 算法 稀疏
上传时间： 2014-01-09
上传用户：sz_hjbf
大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟，数码显示，74ls138，8，4位计数器，d，rs触发器，加法器，交通灯等，此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚
标签： max-plus vhdl 大学 加法器
上传时间： 2013-12-23
上传用户：qiaoyue
用于LDPC编码译码的仿真实现。包括随机生成校验矩阵、由校验矩阵产生生成矩阵、编码、加随机噪声、译码等内容。原作者是老外，有部分中文注释。
标签： LDPC 矩阵 编码译码 仿真实现
上传时间： 2014-01-20
上传用户：jcljkh
指令译码电路的设计。 主要用在数字电路的设计中。 所用语言为Verilog HDL.
标签： Verilog HDL 指令 译码电路
上传时间： 2015-05-02
上传用户：h886166
LDPC译码函数的matlab程序，希望大家能够喜欢
标签： matlab LDPC 译码 函数
上传时间： 2015-05-04
上传用户：wangdean1101
