减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能
减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。 二、设计原理 输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲； count_en：计数器...
计数器设计技术资料
📦 资源总数：10000
💻 源代码：10000
🔥 计数器设计热门资料
查看全部10000个资源 »60进制秒脉冲计数器设计
秒脉冲计数器...
该实验设计模60计数器
该实验设计模60计数器，并通过数码管进行显示，最后实现秒表的功能。7段数码管采用共阴极数码管，如图1所示，当某段接有高电平时该段将发光。...
CCD计数器的设计及误差分析
介绍一种新型的CCD 计数器, 它由CCD 传感器、光学系统、计算机数据采集和处理系统组成。提出了静态物品计数测量的基本原理, 通过实验数据分析, 找出影响测量精度的因素, 进而给出提高测量精度的措施...
74ls90设计任意计数器
用74ls90是一个基本二-五-十计数器，通过合理的级联可以设计任意计数器。...
💻 计数器设计源代码
查看更多 »📂 计数器设计资料分类