[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9-...
电子警报器设计，是在TND－MD教学系统上实现的，所使用的芯片主要有8253定时计数器、8259A中断控制器、8255A并行接口电路芯片。通过按键实现报警与不报警的功能。 源代码在文档最后，附有注释。...
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这...
UART发送TX控制电路设计，以波特率产生器的EnableTX将数据DATAO以LOAD信号将其送入发送缓冲器Tbuff，并令寄存器内容已载有数据而非空出的标志tmpTBufE=0。当同步波特率信号来临时监视是否处于tmpTBufE=0（内有数据）以及tmpTRegE=1（没有数据）。即处于尚未启动...
利用定时计数器，设计一个电子时钟，从左到右依次显示时分秒。有两种方法实现，一种是在中断程序中计数，产生时分秒计数，送到显示缓冲区。另一种是中断程序每一秒清除一个位变量，而主程序通过监视位变量的变化来知道每秒的时间。...
