虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

解码器技术要求

  • HEAAC音频解码器FPGA原型芯片设计

    HE-AAC是一种保证在高音质情况下压缩率很高的音频编码,它具有多声道、多采样率、高压缩比、高音质等特点,可以比AAC的编码效率提高至少30%,在48 Kb/s的码率下就可提供高品质立体声音频,已被全球数字广播协会和3GPP组织采纳...

    标签: HEAAC FPGA 音频解码器 原型

    上传时间: 2013-04-24

    上传用户:onewq

  • 有线数字电视广播系统信道编码

    随着数字电视全国范围丌播时间表的临近,数字电视技术得到很大发展,数字电视信号在信源基带数据和信道传输等方面已经进一步标准化,数字电视传播途径也越来越广,在卫星、地面及有线电视网中传输数字电视信号得到迅速发展。借着2008年奥运的东风,数字电视领域的应用研究方兴未艾。 本课题目的是完成有线数字电视广播系统的重要设备--调制器的设计和实现,核心器件选用FPGA芯片。系统硬件实现以国家标准GY/T 170-2001(有线数字电视广播信道编码与调制规范)为主要依据,以Xilinx公司的Virtex系列(Virtex 4,Virtex 5)芯片及相关开发板(ML402、ML506)为平台,主要任务是基于相关标准对其实用技术进行研究和开发。完成了信道编码和调制的模块划分、Verilog HLD程序的编写(或IP核的调用)和仿真以及在板调试和联调等工作,设计目的是在提高整个系统集成度的前提下实现多频点调制。 本文在研究现有数字电视网络技术和相关产品的基础上,以国标GY/T170-2001为主要依据并参阅了其他的相关标准,提出了多频点QAM调制器的实现方案。整个工作包括:模块划分,完成了基带物理接口(输入)、包头反转与随机化、RS编码、卷积交织、码流变换、差分编码、星座映射、基带成型(包括Nyquist滤波器、半带滤波器、CIC滤波器的设计或模块调用)、高端DAC的配置(输出)等模块的Verilog HLD程序的编写(或者IP核调用)和仿真等工作;成功进行了开发板板级调试,调试的过程中充分利用Xilinx公司的开发板和调试软件ChipScope,成功设计了验证方案并进行了模块验证;最后进行了各模块联调工作,设计了系统验证方案并成功完成对整个系统的验证工作。 经测试表明,该系统主要性能达到国家相关标准GY/T 198-2003(有线数字电视广播QAM调制器技术要求和测量方法)规定的技术指标,可以进入样机试生产环节。

    标签: 有线数字电视 广播系统 信道编码

    上传时间: 2013-04-24

    上传用户:jiangfire

  • AVR+CH375+VS1003

    AVR单片机与USB接口芯片CH375和VS1003解码器搭建MP3

    标签: 1003 AVR 375 CH

    上传时间: 2013-06-13

    上传用户:zw380105939

  • 基于FPGA的ADC并行测试方法研究

    高性能ADC产品的出现,给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化,减少了单个ADC的平均测试时间,从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上,总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法,并对2个ADC在不同样本数条件下进行并行测试。    本研究通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统,完成了音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent33220A任意信号发生器提供模拟激励信号,共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道,并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块,并行地实现了ADC参数的评估算法。在样本数分别为128和4096的实验条件下,对WM8731L片内2个被测.ADC并行地进行参数评估,被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明,通过在FPGA内配置2个独立的参数计算模块,可并行地实现对2个相同ADC的参数评估,减小单个ADC的平均测试时间。FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制,就可实现多个被测ADC在同一时刻并行地被评估,配置灵活。基于FPGA的ADC并行测试方法易于实现,具有可行性,但由于噪声的影响,测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。

    标签: FPGA ADC 并行测试 方法研究

    上传时间: 2013-06-07

    上传用户:gps6888

  • 基于FPGA的视频压缩系统预处理模块设计

    · 摘要:  在视频压缩系统中,视频解码器输出的BT.656数据流不便于TMS320C6416等通用DSP直接进行处理.本文介绍了一种基于FPGA+DSP构架的视频采集方案,通过对FPGA的灵活配置,对输入的BT.656格式视频信号进行预处理和缓冲.系统采用TI的TMS320C6416作为核心DSP,实现了高可靠性的视频压缩. 

    标签: FPGA 视频压缩 模块设计

    上传时间: 2013-07-15

    上传用户:zhenyushaw

  • 74LS47.pdf

    英文描述: BCD to 7-Segment Decoder/Driver with Open-Collector Outputs 中文描述: BCD码到7段解码器/驱动器,集电极开路输出

    标签: 74 47 LS

    上传时间: 2013-07-14

    上传用户:m62383408

  • 74LS48.pdf

    英文描述: BCD-to-Seven-Segment Decoder Driver(Internal Pull-up outputs) 中文描述: BCD码到七段解码器驱动程序(内部上拉输出)

    标签: 74 48 LS

    上传时间: 2013-07-13

    上传用户:cc1015285075

  • ARM+MP3+USB HOST 开发板

    ·ARM+MP3+USB HOST 开发板(at91sam7s64+vs1003b+ch375v) 1.atmel出品的at91sam7s64作为主控芯片 2.外配vs1003b作为mp3/wma解码器 3.ch375v作usb主机芯片, 4.支持接口 5.sd card,mmc card 6.cf card 7.u盘 8.ide port(连接硬盘,光驱) 9.液晶 10.可通过串口,usb下载程

    标签: nbsp HOST ARM USB

    上传时间: 2013-05-29

    上传用户:Yukiseop

  • 压缩文件密码解码器

    当你遇到密码的压缩文件时可以用此软件解密码

    标签: 密码 解码器

    上传时间: 2013-04-24

    上传用户:hsj3927

  • PKM32AG芯片数据手册

    EAGLE是一款多媒体处理器。EAGLE集成了带有DSP特性的32位EISC CPU处理器、H.264解码器、JPEG解码器、2D图像引擎、声音混音器、具有OSD功能的CRT控制器、视频编码器、视频解码接口模块、USB主/从和通用I/O外设接口。视频芯片和声音芯片的集成使得基于EAGLE的系统开发成本、时间、复杂度都大大缩减,系统的开发仅仅需要增加存储器和I/O设备例如LCD panel,flash等等就可完成,帮助系统设计师降低设计难度和减少设计时间。

    标签: PKM 32 AG 芯片数据

    上传时间: 2013-06-27

    上传用户:星仔