数字信息时代带来了“信息大爆炸”，使数据量大增，而数字图像数据更是如此，如果不对图像数据进行有效的压缩，那么图像信息的存储与传输将无法进行。显然，寻求一种高效的图像压缩系统具有很大的现实意义。 本文基于大规模现场可编程逻辑阵列(FPGA)和高速数字信号处理器(DSP)协同作业，来完成实时图像处理的系统设计。出于对系统设计上的性能和功耗方面的考虑，系统中FPGA 选用的是ALTERA公司的Cyclone系列芯片EP1C12Q240C8，DSP选用的是TI公司的55x系列芯片TMS320VC5502。该系统集图像采集、压缩、显示和存储功能于一体，其中DSP为主处理器负责图像处理，FPGA为协处理器负责系统的所有数字逻辑控制。FPGA和DSP的工作之间形成流水，并且借助于一片双口RAM(CY7C025AV-15AI)完成两者的通讯。结合FPGA和DSP自身的特点，本文提出一种新颖的信息通信方式，借助于一片双口RAM，其内部按其存储空间等分两块，利用乒乓技术完成对高速实时的图像数据缓冲。 该系统从视频采集、传输、压缩到图像存储等整个过程的工作，分别由FPGA和DSP承担。充分考虑到它们自身的优缺点，在满足系统实时性要求的同时，结构灵活，便于以后的扩展与升级。结果表明，在TMS320VC5502实现了对采集图像的JPEG压缩，效果良好且满足了实时性的要求，因此系统的功能得到了总体上的验证。 关键词：图像处理；FPGA；DSP；JPEG
上传时间： 2013-06-11
上传用户：hjshhyy
随着通信技术的发展，视频传输系统因具有方便、实时、准确等特点已成为现代工业管理、安全防范、城市交通中必不可少的重要部分。而光纤传输以大容量、保密性能好、抗干扰能力强、传输距离等优点越来越受人们的关注。本论文以FPGA为核心芯片，结合数字化技术和时分复用技术，提出了一种无压缩多路数字视频光纤传输系统设计方案，并详细分析方案的设计过程。 系统分A/D转换、D/A转换和FPGA数据处理三大模块化进行设计，FPGA数据处理模块实现了程序的配置下载、IO口的控制功能、各时钟分频、锁相功能和多路数字信号的复接解复接仿真，同时完成了视频信号的A/D转换和数字视频信号的D/A转换功能，最终实现了八路视频信号在一根光纤上实时传输的功能。接收视频图像轮廓清晰、没有不规则的闪烁、没有波浪状等条纹或横条出现，基本满足视频监控系统的图像质量指标要求。各路视频信号的输入输出电接口、阻抗和收发光接口均符合国家标准，系统具高集成度、灵活性等特点，能广泛应用于各场合的视频监控系统和安全防范系统中。 关键词：FPGA，光纤传输，视频信号
上传时间： 2013-06-05
上传用户：zxh1986123
数字视频监控技术无论是在军事领域还是在民用领域，都有着重要的作用和广泛的应用市场及前景。迫切的军用和民用需求，推动着视频监控技术持续而迅猛的发展。为了提高监控视频的图像质量，使设备小型化，以便能满足各种条件下的适用场合，目前基于FPGA的数字视频侦察监控系统已成为一种主流的解决方案。 本文设计了一种可以在战场上使用的数字视频侦察监控系统。该系统配备了12路摄像头，当侦察车或者装甲车在向前进的时候，可以做到对周围的环境全方位的侦察监控，从而对判断战场的情况起到了巨大的作用。 本文首先介绍了数字视频监控技术的发展与现状，视频数据的产生以及接收特性和FPGA技术的基本概念，在此基础上研究了视频信号的组成方式、VGA、DVI显示接口以及显示器的工作原理，分析了采用FPGA实现整个系统的可能性。接着，在充分考虑了要求达到的标准以后，选用了视频解码芯片SAA7111A、视频编码芯片ADV7125、DVI发送芯片TFP410、CY7C1061AV33型SRAM以及EP2C35FBGA672型FPGA芯片应用于硬件电路设计。然后设计出电路原理图以及PCB版图。最后，根据系统工作要求，本文设计了FPGA系统中的片内逻辑模块，包括视频采集缓冲异步FIFO（先进先出）模块、I2C总线配置模块、视频帧存控制模块、VGA视频显示模块、DVI视频显示模块等。在此基础上完成了系统软硬件调试，最终成功的实现了12路摄像头的切换显示和对周围环境的全方位监控，达到了预定的设计目标。
上传时间： 2013-07-30
上传用户：yw14205
调整视频图像的分辨率需要视频缩放技术。如果图像缩放技术的处理速度达到实时性要求就可以应用于视频缩放。 传统图像缩放技术利用插值核函数对已有像素点进行插值重建还原图像。本文介绍了图像插值的理论基础一采样定理，并对理想重建函数Sinc函数进行了讨论。本文介绍了常用的线性图像插值技术及像素填充、自适应插值和小波域图像缩放等技术。然后，本文讨论了分级线性插值算法的思想，设计并实现了FPGA上的分级双三次算法。最后本文对各种算法的缩放效果进行了分析和讨论。 本文在分析现有视频缩放算法基础之上，提出了分级线性插值算法，并应用在简化线性插值算法中。分级线性插值算法以牺牲一定的计算精度为代价，用查找表代替乘法计算，降低了算法复杂度。本文设计并实现了分级双三次插值算法，详细说明了板上系统的模块结构。最后本文将分级线性插值算法与原线性插值算法效果图进行比较，比较结果显示分级插值算法与原算法误差较小，在放大比例较小时可以取代原算法。结果证明分级双三次线性插值算法的FPGA实现能够满足额定帧频，可以进行实时视频缩放。
上传时间： 2013-04-24
上传用户：亚亚娟娟123
数字存储示波器在仪器仪表领域中占有重要的地位，应用范围相当广泛，所以对示波器的研制有重要的理论和实际意义。本文针对数字存储示波器的设计进行了深入的研究，旨在研制出100MHz带宽的数字存储示波器。 从各个方面考虑，选用了DSP、FPGA和单片机的方案来设计整个系统。整个系统采用单通道的方式。信号进来首先经过前端的调理电路把信号电压调整到AD的输入电压范围之内，这里调理电路主要是由信号衰减电路和信号放大电路所组成。调理后的信号再送到AD变换电路里面完成信号的数字化。然后把AD转换后的数据送到FPGA中，并把数据保存到FPGA中的FIFO中，FPGA中的电路主要包括有FIFO、触发系统、峰值检测、时基电路等。 DSP处理器主要是用来从FIFO中提取数据并进行相应的处理。因为DSP运算速度快，所以本文利用DSP来完成滤波和波形重建的时候的插值算法等功能。然后DSP利用其多缓冲串口把数据送到单片机，单片机把从DSP中发送过来的数据显示到LCD上，同时利用单片机来管理键盘等功能。在软件方面主要完成了程序的一些初始化驱动，比如说是FLASH驱动、LCD驱动、DSP串口初始化、FPGA初始化等相关工作。 由于本文采用FPGA，使得数字存储示波器的设计比较灵活，容易升级。可以根据自己的需要进行相关的改进，例如对外围电路做进一步地扩展。
上传时间： 2013-04-24
上传用户：hw1688888
图像显示器是人类接受外部信息的重要手段之一。而立体显示则能再现场景的三维信息，提供场景更为全面、详实的信息，在医学、军事、娱乐具有广泛的应用前景。而现有的3D立体显示设备价格都比较贵，基于此，本人研究了基于SDRAM存储器和FPGA处理器的3D头盔显示设备并且设计出硬件和软件系统。该系统图像效果好，并且价格成本便宜，从而具有更大的实用性。本文完成的主要工作有三点： 1.设计了基于FPGA处理器和SDRAM存储器的3D头盔显示器。该方案有别于现有的基于MCU、DSP和其它处理芯片的方案。本方案能通过线性插值算法把1024×768的分辨率变成800×600的分辨率，并能实现120HZ图像刷新率，采用SDRAM作为高速存储器，并且采用乒乓操作，有别于其它的开关左右眼视频实现立体图像。在本方案中每时每刻都是左右眼视频同时输出，使得使用者感觉不到视频图像有任何闪烁，减轻眼睛疲劳。本方案还实现了图像对比对度调节，液晶前照光调节(调节输出脉冲的占空比)，立体图像源自动识别，还有人性化的操作界面(OSD)功能。 2.完成了该系统的硬件平台设计和软件设计。从便携性角度考虑，尽量减小PCB板面积，给出了它们详细的硬件设计电路图。完成了FPGA系统的设计，包括系统整体分析，各个模块的实现原理和具体实现的方法。完成了单片机对AD9883的配置设计。 3.完成了本方案的各项测试和调试工作，主要包括：数据采集部分测试、数据存储部分测试、FPGA器件工作状态测试、以电脑显示器作为显示器的联机调试和以HX7015A作为显示器的联机调试，并且最终调试通过，各项功能都满足预期设计的要求。实验和分析结果论证了系统设计的合理性和使用价值。 本文的研究与实现工作通过实验和分析得到了验证。结果表明，本文提出的由FPGA和SDRAM组成的3D头盔显示系统完全可以实现高质量的立体视觉效果，从而可以将该廉价的3D头盔显示系统用于我国现代化建设中所需要的领域。
上传时间： 2013-07-16
上传用户：xiaoxiang
随着我国国民经济的高速发展，国内高速公路、城市道路、停车场建设越来越多，对交通控制、安全管理的要求也日益提高，智能交通系统( IntelligentTransportation Systems，简称ITS)已成为当前交通管理发展的主要方向，而车牌识别系统(License Plate Recognition System，简称LPRS)技术作为智能交通系统的核心，起着举足轻重的作用，可以被广泛地应用于高速公路自动收费(ElectronicToll Collection，简称ETC)、停车场安全管理、被盗车辆的追踪、车流统计等。 目前，车牌识别系统大多都是基于PC平台的，其优势是实现容易，但是成本高、实时性不强、稳定性不高等缺点使其不能广泛推广。为了克服以上的缺点，且满足识别速度和识别率的要求，本文在原有车牌识别硬件系统设计的基础上做了一定的改进(原系统在图像采集、接口通信、系统稳定、脱机工作等方面存在一定问题)，与团队成员一起设计出了新的车牌识别硬件系统，采用单DSP+FPGA和双DSP+FPGA双板子的方式来共同实现(本人负责单DSP+FPGA的原理图和PCB绘制，另一成员负责双DSP+FPGA的原理图和PCB绘制)。 本文所涉及的该车牌硬件系统，主要工作由以下几个部分组成： 1.团队共同完成了新车牌识别系统的硬件设计，采用两个板子实现。其中，本人负责单DSP+FPGA板子绘制。 2.团队一起完成了整个系统的硬件电路调试。主要分为如下模块进行调试：电源，DSP，FPGA，SAA7113H视频解码器，LCD液晶显示和UART接口等。 3.负责完成了整个系统的DSP应用程序设计。采用DSP/BIOS操作系统来构建系统的框架，添加了多个任务对象进行管理系统的调度；用CSL编写了DSP上的底层驱动：完成了车牌识别算法在DSP上的移植与优化。 4.参与完成了部分FPGA程序的开发，主要包括图像采集、存储、传输几个模块等。 最终，本系统实现了高效、快速的车牌识别，各模块工作稳定，能脱机实现图像采集、传输、识别、结果输出和显示为一体化的功能；为以后进行高性能的车牌识别算法开发提供了一个很好的硬件平台。
上传时间： 2013-04-24
上传用户：slforest
近年来，以FPGA为代表的数字系统现场集成技术取得了快速的发展，FPGA不但解决了信号处理系统小型化、低功耗、高可靠性等问题，而且基于大规模FPGA单片系统的片上可编程系统(SOPC)的灵活设计方式使其越来越多的取代ASIC的市场。传统的通用信号处理系统使用DSP作为处理核心，系统的可重构型不强，FPGA解决了这一问题，并且现有的FPGA中，多数已集成DSP模块，结合FPGA较强的信号并行处理特性使其与DSP信号处理能力差距很小。因此，FPGA作为处理核心的通用信号处理系统具有很强的可实施性。 @@ 基于上述要求，作者设计和完成了一个基于多FPGA的通用实时信号处理系统。该系统采用4片XC3SD1800A作为处理核心，使用DDR2 SDRAM高速存储实时数据。作者通过全面的分析，设计了核心板、底板和应用板分离系统架构。该平台能够根据实际需求进行灵活的搭配，核心板之间的数据传输采用了LVDS(低电压差分信号)技术，从而使得数据能够稳定的以非常高的速率进行传输。 @@ 本系统属于高速数字电路的设计范畴，因此必须重视信号完整性的设计与分析问题，作者根据高速电路的设计惯例和软件辅助设计的方法，在分析和论证了阻抗控制、PCB堆叠、PCB布局布线等约束的基础上，顺利地完成了PCB绘制与调试工作。 @@ 作为系统设计的重要环节，作者还在文中研究了在系统设计过程中出现的电源完整性问题，并给出了解决办法。 @@ LVDS高速数据通道接口和DDR2存储器接口设计决定本系统的使用性能，本文基于所选的FPGA芯片进行了详细的阐述和验证。并结合系统的核心板和底板，完成了应用板，视频图像采集、USB、音频、LCD和LED矩阵模块显示等接口的设计工作，对其中的部分接口进行了逻辑验证。 @@ 经过测试，该通用的信号处理平台具有实时性好、通用性强、可扩展和可重构等特点，能够满足当前一些信号处理系统对高速、实时处理的要求，可以广泛应用于实时信号处理领域。通过本平台的研究和开发工作，为进一步研究和设计通用、实时信号处理系统打下了坚实的基础。 @@关键词：通用实时信号处理；FPGA；信号完整性；DDR2；LVDS
上传时间： 2013-05-27
上传用户：qiaoyue
MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准，其优秀性使之成为过去十年应用最为广泛的标准，也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容，建立系统级设计方案，设计FPGA原型芯片，并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面： 1.完成解码系统的体系结构的设计，采用了自顶而下的设计方法，实现系统的功能单元的划分；根据其视频解码的特点，确定解码器的控制方式；把视频数据分文帧内数据和帧间数据，实现两种数据的并行解码。 2.实现了具体模块的设计：根据本文研究的要求，在比特流格式器模块设计中提出了特有的解码方式；在可变长模块中的变长数据解码采用组合逻辑外加查找表的方式实现，大大减少了变长数据解码的时间；IQ、IDCT模块采用流水的设计方法，减少数据计算的时间：运动补偿模块，针对模块数据运算量大和访问帧存储器频繁的特点，采用四个插值单元同时处理，增加像素缓冲器，充分利用并行性结构等方法来加快运动补偿速度。 3.根据视频解码的参考软件，通过解码系统的仿真结果和软件结果的比较来验证模块的功能正确性。最后用FPGA开发板实现了解码系统的原型芯片验证，取得了良好的解码效果。 整个设计采用Verilog HDL语言描述，通过了现场可编程门阵列(FPGA)的原型验证，并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。经过实际视频码流测试，本文设计可以达到MPEG-2视频主类主级的实时解码的技术要求。
上传时间： 2013-07-27
上传用户：ice_qi
随着数码技术的不断发展，数字图像处理的应用领域不断扩大，其实时处理技术成为研究的热点。VLSI技术的迅猛发展为数字图像实时处理技术提供了硬件基础。其中FPGA(现场可编程门阵列)的特点使其非常适用于进行一些基于像素级的图像处理。 传统的图像显示系统必须连接到PC才能观察图像视频，存在着高速实时性、稳定性问题。本设计脱离高清晰工业相机必须与PC连接才可以观看到高清晰图像的束缚，实现系统的小型化。针对130万像素彩色1/2英寸镁光CMOS图像传感器，提出用硬件实现Bayer格式到RGB格式转换的设计方案，完成由黑白图像到高清彩色图像的转换，用SDRAM作缓存，输出标准VGA信号，可直接连接VGA显示器、投影仪等设备进行实时的视频图像观看，与模拟相机740X576分辨率(480线)图像相比，设计图像画质相当于1280X1024分辨率(750线)，最高帧率25fps，整个结构应用FPGA作为主控制器，用少量的缓存代替传统的大容量存储，加快了运算速率，减小了电路规模，满足图像实时处理的要求，使展现出来的视频图像得到质的飞跃。可以广泛应用于工业控制和远程监控等领域。 论文研究的重点是采用altera公司EP2C芯片前端驱动CMOS图像传感器，实时采集Bayer图像象素，分析研究CFA图像插值算法，实现了基于FPGA的实时线性插值算法，能够对输入是每像素8bit、分辨率为1280×1204的Bayer模式图像数据进行实时重构，输出彩色RGB图像。由端口FIFO作为数据缓冲，存储一帧图像到高速SDRAM，构建VGA显示控制器，实现对输入是每像素24bit(RGB101010)、分辨率为640×480、帧频25HZ彩色图像进行实时显示。 整个模块结构包括电源模块单元等、CMOS成像单元、FPGA数据处理单元、SDRAM控制单元、VGA显示接口单元。 最后，对系统进行了调试。经实验验证，系统达到了实时性，能正确和可靠的工作。整个设计模块能够满足高帧率和高清晰的实时图像处理，占用系统资源很少，用较少的时间完成了图像数据的转换，提高了效率。
上传时间： 2013-06-08
上传用户：zhengjian
