在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平
标签： 数字电路
上传时间： 2013-08-18
上传用户：nairui21
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等
标签： Verilog FPGA HDL 多功能
上传用户：问题问题
有限状态机的设计\\r\\n包括仿真文件以及sof文件
标签： sof 有限状态机 仿真
上传时间： 2013-08-20
上传用户：18752787361
基于CPLD的扰码与解扰码器的设计，扰码用M序列实现，m序列级数和频率可选
标签： CPLD 码器
上传时间： 2013-08-21
上传用户：jiahao131
基于FPGA的直接数字频率合成器的设计与实现.
标签： FPGA 数字频率合成器
上传用户：hphh
基于FPGA的键盘扫描模块的设计实现,感兴趣的请下载
标签： FPGA 键盘扫描 模块
上传时间： 2013-08-22
上传用户：kbnswdifs
介绍如何用FPGA实现网络视频传输的设计论文，很有参考价值。
标签： FPGA 网络视频 传输 论文
上传用户：jisujeke
基于FPGA的高分辨率VGA显示控制器的设计
标签： FPGA VGA 高分辨率 显示控制器
上传时间： 2013-08-23
上传用户：lizhen9880
基于FPGA的SD转换器的设计与实现，已经在实际项目中测试过，完全OK！
标签： FPGA SD转换器
上传用户：box2000
一种基于CPLD和PC I总线的视频采集卡的设计方案
标签： CPLD 总线 卡的设计 视频采集
上传时间： 2013-08-24
上传用户：123啊
