随着数字电子技术的发展，数字信号处理广泛应用于声纳、雷达、通讯语音处理和图像处理等领域。快速傅立叶变换(Fast Fourier Transform，FFT)在数字信号处理系统中起着很重要的作用，FFT 有效地提高了离散傅立叶变换(Discret Fourier Transform，DFT)的运算效率。 处理器一般要求具有高速度、高精度、大容量和实时处理的性能，而现场可编程门阵列(Field Programmable Gate Array，FPGA)是近年来迅速发展起来的新型可编程器件，在处理大规模数据方面，有极大的优势。论文采用了在FPGA中实现FFT算法的方案。 数字信号处理板的硬件电路设计是本论文的重要部分之一。在介绍了FFT以及波束形成的基本原理和基本方法的基础上，根据实时处理的要求，给出了数字信号处理板的硬件设计方案并对硬件电路的实现进行了分析和说明。 依据数字系统的设计方法，分别采用基二按时间抽取FFT算法、基四按时间抽取FFT算法以及FFT兆核函数三种方法利用硬件描述语言(VHSICHardware Description Language，VHDL)实现了1024点的FFT，接着对三种方法进行了评估，得出了FPGA完全能满足处理器的实时处理的要求的结论。然后根据通用串行总线(Universial Serial Bus，USB)协议，利用VHDL语言编写了USB接口芯片ISP1581的固件程序，实现了设备的枚举过程。
上传时间： 2013-08-01
上传用户：Aidane
激光测距是随着激光技术的出现而发展起来的一种精密测量技术，因其良好的精确度特性广泛地应用在军事和民用领域。但传统的激光测距系统大多采用分立的单元电路搭建而成，不仅造成了开发成本较高，电路较复杂，调试困难等诸多问题，而且这种系统体积和重量较大，严重阻碍了激光测距系统的普及应用，因此近年来激光测距技术向着小型化和集成化的方向发展。本文就旨在找出一种激光测距的集成化方案，将激光接收电路部分集成为一个专用集成电路，使传统的激光测距系统简化成三个部分，激光器LD、接收PD和一片集成电路芯片。 本文设计的激光测距系统基于相位差式激光测距原理，综合当前所有的测相技术，提出了一种基于FPGA的芯片运用DCM的动态移相功能实现相位差测量的方法。该方法实现起来方便快捷，无需复杂的过程计算，不仅能够达到较高的测距精度，同时可以大大简化外围电路的设计，使测距系统达到最大程度的集成化，满足了近年来激光测距系统向小型化和集成化方向发展的要求，除此，该方法还可以减少环境因素对测距误差的影响，降低测距系统对测试环境的要求。本论文的创新点有： 1.基于方波实现激光的调制和发射，简化了复杂的外围电路设计； 2.激光测距的数据处理系统在一片FPGA芯片上实现，便于系统的集成。 在基于DCM的激光测距方案中，本文详细的叙述了利用DCM测相的基本原理，并给出了由相位信息得到距离信息的计算过程，然后将利用不同测尺测得的结果进行合成，并最终将距离的二进制信息转换成十进制显示出来。本文以Xilinx公司Virtex-II Pro开发板做为开发平台，通过编程和仿真验证了该测距方案的可行性。在采用多次测量求平均值的情况下，该测距方案的测距精度可以达到3mm，测距量程可达100m。该方案设计新颖，可将整个的数据处理系统在FPGA芯片中实现，为最终的专用集成芯片的设计打下了基础，有利于测距系统的集成单片化。
上传时间： 2013-06-20
上传用户：lili1990
基于彩色路径识别的视觉导航方法是当前自动导航小车领域的研究热点和方向。视觉导航是指根据地面路径和被控对象之间的位置偏差控制其运行的方向，因此，地面彩色路径图像的摄取及其识别处理就成为视觉导航系统中的基础和关键。在当前的视觉导航系统设计中，图像处理的硬件平台都是基于通用微处理器，嵌入式微处理器或者DSP进行设计的。这些处理器一个共同的特点就是数据串行处理，而图像处理过程涉及大量的并行处理操作，因此传统的串行处理方式满足不了图像处理的实时性要求。 鉴于微处理器这方面的不足，作者提出一种使用FPGA实现图像识别的并行处理方案，并据此设计一个智能图像传感器。该传感器采用先进的FPGA技术，将图像采集及其显示，路径的识别处理以及通信控制等模块集成在一个芯片上，形成一个片上系统(SOC)。其主要功能是对所采集的彩色路径图像进行识别处理，获得彩色路径的坐标及其方向角，并将处理结果发送给上位机，为自动导航提供控制依据。 本文将彩色路径的识别处理过程划分为三个阶段，第一阶段为颜色聚类识别，以获得二值路径图像，第二阶段为数学形态学运算，用于对第一阶段中获得的二值图像进行去斑处理，第三阶段为路径中心线的定位及其方向角的测量。图像传感器与上位机的通信采用异步串行方式，由于上位机需要控制该传感器执行多种任务，作者定义一种基于异步串行通信的应用层协议，用于上位机对传感器的控制。在图像的显示中，为了弥补图像采集的速率和VGA显示速率的不匹配，作者提出一种基于单端口存储器的图像帧缓冲机制，通过VGA接口将采集的图像实时地显示出来。 根据上述思想，作者完成了系统的硬件电路设计，并对整个系统进行了现场调试。调试结果表明，传感器系统的各个模块都能正常工作，FPGA中的数字逻辑电路能够实时地将路径从图像中准确地识别出来，.充分体现了FPGA对路径图像的高速处理优势，达到了设计预期目标，在一定程度上丰富了路径图像识别处理的技术和方法。
上传时间： 2013-04-24
上传用户：ghostparker
软件无线电DDC(数字下变频)系统作为前端ADC与后端通用DSP器件之间的桥梁，通过降低数据流的速率，把低速数据送给后端通用DSP器件进行处理，其性能的优劣将对整个软件无线电系统的稳定性产生直接影响。采用专用DDC芯片完成数字下变频，虽然具有抽取比大、性能稳定等优点，但价格昂贵，灵活性不强，不能充分体现软件无线电的优势。FPGA工艺发展迅速，处理能力大大增强，相对于ASIC、DSP来说具有吞吐量高、开发周期短、可实现在线重构等诸多优势。正因为这些优点，使得FPGA在软件无线电的研究和开发中起着越来越重要的作用。 本次设计的目标是在一块FPGA芯片上实现单通道数字下变频系统。现阶段主要对软件无线电数字下变频器的FPGA实现方法进行了研究分析，重点完成了其主要模块的设计和仿真以及初步的系统级验证。 论文首先对软件无线电数字下变频的国内外现状进行了分析，然后对FPGA实现数字下变频设计的优势作了阐述。在对软件无线电理论基础、数字信号处理的相关知识深入研究的基础上重点研究软件无线电数字下变频技术。对数字下变频的NCO、混频、CIC、HB、FIR模块的实现方法进行深入研究，在：MATLAB中设定整体系统方案、完成模块划分和接口定义，并对部分模块建立数学模型并仿真、对模块的性能进行优化。从数字下变频的系统层次上考虑了各模块彼此问的性能制约，从而选择合理配置、优化系统结构以获得模块间的性能均衡和系统性能的最优化。最后通过使用编写'Verilog程序和调用部分lP Core相结合的方法完成数字下变频各个模块的设计并完成仿真和调试。结果表明设计的思想和结构是正确的，在下一步工作中主要完成系统的板级调试。
上传时间： 2013-04-24
上传用户：隐界最新
本文对基于脉动阵列结构的RSA公钥密码协处理器进行了深入的研究，通过对Montgomery模乘思想的深入分析，确定了免减基2算法作为模乘运算实现算法，同时系统的研究了脉动阵列结构这一专用处理器设计模型，结合器件特性设计出一种适于在FPGA上实现的模乘运算电路结构，通过引入流水线技术，实现了两次模乘运算并行处理。在此基础上，引入可变参数的设计理念，完成了可变参数模幂运算电路的设计与实现工作，有效的提高了算法硬件实现的灵活性。
上传时间： 2013-07-16
上传用户：playboys0
《计算机组成原理》是计算机系的一门核心课程。但是它涉及的知识面非常广，内容包括中央处理器、指令系统、存储系统、总线和输入输出系统等方面，学生在学习该课程时，普遍觉得内容抽象难于理解。但借助于该计算机组成原理实验系统，学生通过实验环节，可以进一步融会贯通学习内容，掌握计算机各模块的工作原理，相互关系的来龙去脉。 为了增强实验系统的功能，提高系统的灵活性，降低实验成本，我们采用FPGA芯片技术来彻底更新现有的计算器组成原理实验平台。该技术可根据用户要求为芯片加载由VHDL语言所编写出的不同的硬件逻辑，FPGA芯片具有重复编程能力，使得系统内硬件的功能可以像软件一样被编程，这种称为“软”硬件的全新系统设计概念，使实验系统具有极强的灵活性和适应性。它不仅使该系统性能的改进和扩充变得十分简易和方便，而且使学生自己设计不同的实验变为可能。计算机组成原理实验的最终目的是让学生能够设计CPU，但首先，学生必须知道CPU的各个功能部件是如何工作，以及相互之间是如何配合构成CPU的。因此，我们必须先设计出一个教学用的以FPGA芯片为核心的硬件平台，然后在此基础上开发出VHDL部件库及主要逻辑功能，并设计出一套实验。 本文重点研究了基于FPGA芯片的VHDL硬件系统，由于VHDL的高标准化和硬件描述能力，现代CPU的主要功能如计算，存储，I/O操作等均可由VHDL来实现。同时设计实验内容，包括时序电路的组成及控制原理实验、八位运算器的组成及复合运算实验、存储器实验、数据通路实验、浮点运算器实验、多流水线处理器实验等，这些实验形成一个相互关联的系统。每个实验先由教师讲解原理及原理图，学生根据教师提供的原理图，自己用MAX+PLUSII完成电路输入，学生实验实际上是编写VHDL，不需要写得很复杂，只要能调用接口，然后将程序烧入平台，这样既不会让学生花太多的时间在画电路图上，又能让学生更好的理解每个部件的工作原理和工作过程。 论文首先研究分析了FPGA硬件实验平台，即实验系统的硬件组成。系统采用FPGA-XC4010EPC84，62256CPLD以及其他外围芯片(例如74LS244，74LS275)组成。根据不同的实验要求，规划不同实验控制逻辑。用户可选择不同的实验逻辑，通过把实验逻辑下载到FPGA芯片中构成自己的实验平台。 其次，论文详细的阐述了VHDL模块化设计，如何运用VHDL技术来依次实现CPU的各个功能部件。VHDL语言作为一种国际标准化的硬件描述语言，自1987年获得IEEE批准以来，经过了1993年和2001年两次修改，至今已被众多的国际知名电子设计自动化(EDA)工具研发商所采用，并随同EDA设计工具一起广泛地进入了数字系统设计与研发领域，目前已成为电子业界普遍接受的一种硬件设计技术。再次，论文针对实验平台中遇到的较为棘手的多流水线等问题，也进行了深入的阐述和剖析。学生需要什么样的实验条件，实验内容及步骤才能了解当今CPU所采用的核心技术，才能掌握CPU的设计，运行原理。另外，本论文的背景是需要学生熟悉基本的VHDL知识或技能，因为实验是在编写VHDL代码的前提下完成的。 本文在基于实验室的环境下，基本上较为完整的实现了一个基于FPGA的实验平台方案。在此基础上，进行了部分功能的测试和部分性能方面的分析。本论文的研究，为FPGA在实际系统中的应用提供研究思路和参考方案。论文的研究结果将对FPGA与VHDL标准的进一步发展具有重要的理论和现实意义。
上传时间： 2013-04-24
上传用户：小强mmmm
随着技术的飞速发展，电力电子装置如变频设备、变流设备等容量日益扩大，数量日益增多。由于非线性器件的广泛使用，使得电网中的谐波污染日益严重，给电力系统和各类用电设备带来危害，轻则增加能耗，缩短设备使用寿命，重则造成用电事故，影响安全生产，电力谐波已经成为电力系统的公害。除了传统的滤波方法，例如，无源滤波、改变系统的拓补结构来抑制谐波外，人们已广泛应用有源滤波器(APF)来消除注入电网的谐波，而实现有源滤波策略的前提就是能够实时、精确地检测出谐波电流。谐波检测是谐波研究中的一个重要的分支，是解决其他相关谐波问题的基础，因此进行谐波检测的研究具有重要的理论意义和实用价值。设计一种精度高、实时性好且适用范围宽的谐波电流检测方法是国内外众多学者致力研究的目标。 本文主要从谐波检测理论和实现方法上探讨了高精度、高实时性谐波检测数字系统的相关问题。论文中阐述了电力系统谐波的相关概念和产生原理，并分析了电力谐波的特点，对国内外各种谐波检测方法进行了分析和研究。在检测理论上，本文采用FFT理论来计算谐波含量，研究了Radix-2 FFT在谐波检测中的应用，综述了可编程元器件的发展过程、工艺发展及目前的应用情况，并介绍了一种主流硬件描述语言VHDL。最后以FPGA芯片XC2S200为硬件平台，以ISE6.0为软件平台，利用VHDL语言描述的方式实现了512点16Bit的快速傅立叶变换系统，并进行了仿真、综合等工作。仿真结果表明其计算结果达到了一定的精度，运行速度可以满足一般实时信号处理的要求。
上传时间： 2013-06-02
上传用户：moshushi0009
数字存储示波器（DSO）上世纪八十年代开始出现，由于当时它的带宽和分辨率较低，实时性较差，没有具备模拟示波器的某些特点，因此并没有受到人们的重视。随着数字电路、大规模集成电路及微处理器技术的发展，尤其是高速模/数（A/D）转换器及半导体存储器（RAM）的发展，数字存储示波器的采样速率和实时性能得到了很大的提高，在工程测量中，越来越多的工程师用DSO来替代模拟示波器。 本文介绍了一款双通道采样速率达1GHz，分辨率为8Bits，实时带宽为200MHz数字存储示波器的研制。通过对具体功能和技术指标的分析，提出了FPGA＋ARM架构的技术方案。然后，本文分模块详细叙述了整机系统中部分模块，包括前端高速A/D转换器和FPGA的硬件模块设计，数据处理模块软件的设计，以及DSO的GPIB扩展接口逻辑模块的设计。 本文在分析了传统DSO架构的基础上，提出了本系统的设计思想和实现方案。在高速A/D选择上，国家半导体公司2005年推出的双通道采样速率达500MHz高速A/D转换器芯片ADC08D500，利用其双边沿采样模式（DES）实现对单通道1GHz的采样速率，并且用Xilinx公司Spraten-3E系列FPGA作为数据缓冲单元和存储单元，提高了系统的集成度和稳定性。其中，FPGA缓冲单元完成对不同时基情况下多通道数据的抽取，处理单元完成对数据正弦内插的计算，而DSO中其余数据处理功能包括数字滤波和FFT设计在后端的ARM内完成。DSO中常用的GPIB接口放在FPGA内集成，不仅充分利用了FPGA内丰富的逻辑资源，而且降低了整机成本，也减少了电路规模。 最后，利用ChipscopePro工具对采样系统进行调试，并分析了数据中的坏数据产生的原因，提出了解决方案, 并给出了FPGA接收高速A/D的正确数据。
上传时间： 2013-07-07
上传用户：asdkin
图像采集是数字化图像处理的第一步，开发图像采集平台是视觉系统开发的基础。视觉检测的速度是视觉检测要解决的关键技术之一，也是专用图像处理系统设计所要完成的首要目标
标签： 高速图像采集
上传时间： 2013-04-24
上传用户：waitingfy
在VTS(Vessel Tramc Services船舶交管系统)系统中，雷达信号的处理器的能力己成为制约雷达目标录取、跟踪处理能力和可靠性以及整个VTS系统工作的主要因素。随着区域性VTS的建立，要求将雷达信号以最高的质量和最低的代价远距离传输，而达到这一要求的关键技术环节一雷达信息的压缩处理也将受到雷达信号预处理系统的影响。 因此，研究更有效的VTS雷达信号预处理系统是一项很有价值和实际意义的工作。本文是在前人研究成果的基础上，面向实际应用的需求，主要研究VTS雷达信号预处理算法的设计方法和实现手段，设计完成了一个数字化的雷达原始信号实时采集与处理系统。 本设计主要包括雷达信号的采集、杂波抑制处理以及与DSP芯片的信号传输。在硬件结构上，本设计采用FPGA完成信号的采集、CFAR处理和雷达信号检测器的设计，将大量的以前需要由DSP芯片来完成的算法移植到FPGA中实现，大大减轻了DSP芯片的工作压力，也减小了系统的体积。 在算法研究中，设计中重点讨论了杂波的抑制方法和目标的检测方法。本文在研究了大量现有的雷达信号杂波抑制及信号检测的算法的基础上，比较了各种算法的优劣，最终选择了一种适合本次设计要求的CFAR算法和双极点滤波雷达信号检测器在FPGA中实现。 论文中对设计中所采用的方法给出了理论分析、试验仿真结果和试验实际调试结果。通过本文所述的设计和实验，本文设计的雷达信号预处理系统对雷达视频信号的采集与传输都有很好的效果，所选用的杂波处理算法对雷达杂波、雨雪杂波和陆地回波都具有较好的抑制作用，能有效地处理雷达杂波中的尖峰成分，使信噪比得到较大改善。
上传时间： 2013-04-24
上传用户：pei5
