虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

自动量程转换

  • 可重构24bit音频过采样DAC的FPGA

    基于过采样和∑-△噪声整形技术的DAC能够可靠地把数字信号转换为高精度的模拟信号(大于等于16位)。采用这一架构进行数模转换具有诸多优点,例如极低的失配噪声和更高的可靠性,便于实现嵌入式集成等,最重要的是可以得到其他DAC结构所无法达到的精度和动态范围。在高精度测量,音频转换,汽车电子等领域有着广泛的应用价值。 本文采用∑-△结构以FPGA方式实现了一个具有高精度的数模转换器,在24比特的输入信号下,达到了约150dB的信噪比。作为一个灵活的音频DAC实现方案。该DAC可以对CD/DVD/HDCD/SACD等多种制式下的音频信号进行处理,接受并转换采样率为32/44.1/48/88.2/96/192kHz,字长为16/18/20/24比特的PCM数据,具备良好的兼容性和通用性。 由于非线性和不稳定性的存在,高阶∑-△调制器的设计与实现存在较大的难度。本文综合大量文献中的经验原则和方法,阐述了稳定的高阶高精度调制器的设计流程;并据此设计了达到24bit精度和满量程输入范围的的5阶128倍调制器。本文创新性地提出了∑-△调制器的一种高效率流水线实现结构。分析表明,与其他常见的∑-△调制器实现结构相比,本方案具有结构简单、运算单元少等优点;此外在同样信号采样率下,调制器所需的时钟频率大大降低。 文中的过采样滤波模块采用三级半带滤波器和一个可变CIC滤波器级联组成,可以达到最高128倍的过采样比,同时具有良好的通带和阻带特性。在半带滤波器的设计中采用了CSD编码,使结构得到了充分的简化。 本文提出的过采样DAC方案具有可重配置结构,让使用者能够方便地控制过采样比和调制器阶数。通过积分梳状滤波器的配置,能够获得32/64/128倍的不同过采样比,从而实现对于32~192kHz多种采样率输入的处理。在不同输入字长情况下,通过调制器的重构,则可以将调制器由高精度的5阶模式改变为功耗更低的3阶模式,满足不同分辨率信号输入时的不同精度要求。这是本文的另一创新之处。 目前,该过采样DAC已经在XilinxVirtexⅡ系列FPGA器件下得到硬件实现和验证。测试表明,对于从32kHz到192kHz的不同输入信号,该DAC模块输出1比特码流的带内信噪比均能满足24比特数据转换应用的分辨率要求。

    标签: FPGA bit DAC 24

    上传时间: 2013-07-08

    上传用户:从此走出阴霾

  • VHDL源代码下载

    【经典设计】VHDL源代码下载~~ 其中经典的设计有:【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有:【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部(缓冲)信号】、【编码转换】、【加法器】、【编码器/译码器】、【4位乘法器】、【只读存储器】、【RSFF触发器】、【DFF触发器】、【JKFF触发器】、【计数器】、【分频器】、【寄存器】、【状态机】

    标签: VHDL 源代码

    上传时间: 2013-05-27

    上传用户:shijiang

  • 基于FPGA的ADC并行测试方法研究

    高性能ADC产品的出现,给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化,减少了单个ADC的平均测试时间,从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上,总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法,并对2个ADC在不同样本数条件下进行并行测试。    本研究通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统,完成了音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent33220A任意信号发生器提供模拟激励信号,共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道,并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块,并行地实现了ADC参数的评估算法。在样本数分别为128和4096的实验条件下,对WM8731L片内2个被测.ADC并行地进行参数评估,被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明,通过在FPGA内配置2个独立的参数计算模块,可并行地实现对2个相同ADC的参数评估,减小单个ADC的平均测试时间。FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制,就可实现多个被测ADC在同一时刻并行地被评估,配置灵活。基于FPGA的ADC并行测试方法易于实现,具有可行性,但由于噪声的影响,测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。

    标签: FPGA ADC 并行测试 方法研究

    上传时间: 2013-06-07

    上传用户:gps6888

  • VHDL和Verilog转换软件

    这是一款相当不错的VHDL和Verilog转换软件,希望对大家有所帮助。

    标签: Verilog VHDL 转换软件

    上传时间: 2013-05-28

    上传用户:www240697738

  • VHDL和Verilog转换软件3

    这是一款相当不错的VHDL和Verilog转换软件。希望对大家有所帮助。

    标签: Verilog VHDL 转换软件

    上传时间: 2013-06-10

    上传用户:aig85

  • 基于FPGA和DSP的自动报靶系统

    · 摘要:  提出了一种基于DSP和FPGA的自动报靶系统的设计方法,主要阐述了系统的软硬件设计方法,并提出用模糊聚类分析识别靶心.对比其它设计方法.该方法适应性强、灵活性高,设计调试方便.  

    标签: FPGA DSP 自动

    上传时间: 2013-04-24

    上传用户:whenfly

  • 自动增益控制放大器设计

    有关于自动增益控制(AGC)的一些电路和原理,搜集整理的

    标签: 自动增益控制 放大器设计

    上传时间: 2013-04-24

    上传用户:visit8888

  • 红外成像制导导弹自动目标识别应用现状的分析

    ·红外成像制导导弹自动目标识别应用现状的分析

    标签: 红外成像 制导 导弹

    上传时间: 2013-07-29

    上传用户:Wibbly

  • 期刊论文:测井曲线的小波变换特性在自动分层中的应用

    ·期刊论文:测井曲线的小波变换特性在自动分层中的应用

    标签: 论文 测井曲线 小波变换 分层

    上传时间: 2013-07-14

    上传用户:youke111

  • 《Windows CE·NET嵌入式工业用控制器及自动控制系统设计》

    ·《Windows CE·NET嵌入式工业用控制器及自动控制系统设计》  作者:叶宏材译者:开本:ISBN:730210339 出版社:清华大学出版社出版日期:2005-02-01  Windows CE·NET嵌入式工业用控制器及自动控制系统设计-内容简介微软Windows CE是一个开放且多样化的32位嵌入式操作系统。其设计目的是为符合广泛的智能设备的需求,例如从诸

    标签: Windows nbsp NET CE

    上传时间: 2013-04-24

    上传用户:1136815862