本文完成了一种高速高性能数字脉冲压缩处理器的设计和FPGA实现，包括系统架构设计、方案论证及仿真、算法实现、结果的测试等。 绪论部分首先阐明了本课题研究的背景和意义，概述了雷达数字脉冲压缩系统的主要研究内容，关键技术及其发展趋势，然后介绍了数字脉冲压缩系统设计与实现的要求，最后给出了本文的主要研究内容。 第二章叙述了线性调频信号脉冲压缩的基本原理，对系统设计的实现方法进行了实时性方面的论证，并基于MATLAB做了仿真分析。 第三章从数字系统结构化设计方面将本系统划分为三个部分：输入部分、脉压计算部分、输出部分，并在流程图中对各部分所要实现的功能做了介绍。 第四章首先总结了数字脉冲压缩的实现途径；提出了基于自定制浮点数据格式和分时复用蝶型结构的数字脉冲压缩系统设计思想，对其关键技术进行了深入的研究。 第五章对输入输出模块的功能做了详细的描述，设计了具体的结构和电路。 第六章针对系统的测试验证，提出面向SOC的模块验证和系统软硬协同验证的验证策略。通过Link for Modelsim工具，实现MATAB与Modelsim之间对VHDL代码的联合仿真测试，通过在线逻辑分析工具ChipScope，完成系统的片上测试，并分析系统的性能，证明系统的可实用性。满足设计的要求。 本文研制的数字脉冲压缩处理器具有动态范围大、处理精度高、处理能力强、体积小、重量轻、实时性好的优点，为设计高性能的现代雷达信号处理系统提供了可靠的保证。
上传时间： 2013-07-01
上传用户：lingduhanya
基于FPGA的静止图像压缩系统的研究-JPEG编码器的设计电力电子与电力传动数字图像在人们生活中的应用越来越广泛，由于原始图像数据量比较大，因此数字图像压缩技术逐渐成为图像应用的一个核心环节。在数字图像压缩领域，国际标准化组织于1992年推出的JPEG标准应用最为广泛。 本文基于FPGA设计了JPEG图像压缩系统，通过改进算法，优化结构，在合理的利用硬件资源的条件下，有效的挖掘出算法内部的并行性。改进了DCT变换算法，设计了并行查找表结构的乘法器，采用了流水线优化算法来解决时间并行性问题，提高了DCT模块的运算速度。依据Huffman编码表的规律性，采用并行查找表结构，用较少的存储单元完成了Huffman编码运算，同时提高了编码速度。整个设计通过EDA软件进行了逻辑综合及功能与时序仿真。综合和仿真结果表明，本文提出的算法在速度和资源利用方面均达到了较好的状态，可满足实时JPEG图像压缩的要求。 设计了一个硬件开发平台，对JPEG图像压缩系统进行了验证。硬件平台上使用ADV7181B来实现AD转换；使用TI公司TMS320C6416型DSP芯片实现了系统配置以及通过PCI接口与上位机PC的实现数据交换；使用Microsoft VC++6．0开发平台开发了系统控制软件平台，实现对整个压缩系统的控制。
上传时间： 2013-05-24
上传用户：GHF
自动增益控制电路已广泛用于各种接收机、录音机和信号采集系统中，另外在光纤通信、微波通信、卫星通信等通信系统以及雷达、广播电视系统中也得到了广泛的应用。本课题主要研究应用于音频放大的前级电
上传时间： 2013-05-21
上传用户：我们的船长
雷达信号模拟技术和现代雷达技术的发展息息相关。雷达信号模拟设备可以仿真出各种符合实验要求的目标信号来，直接注入雷达来对雷达进行试验，极大的方便了雷达的设计与调试。 本课题主要研究利用FPGA实现线性调频脉冲压缩雷达目标信号的模拟。全文的内容如下： 首先详细阐述了线性调频(LFM)脉冲压缩雷达脉冲压缩原理，分析了线性调频脉冲信号的特点，讨论和比较了匹配滤波数字实现的两种算法：时域实现和频域实现。 其次在对常用雷达信号模拟方法探讨的基础上，提出基于FPGA的线性调频脉冲压缩雷达目标视频信号模拟器的系统设计，对点目标、多目标和延展目标等情况下的目标信号进行建模，针对设定目标参数完成了目标信号的波形仿真，并完成基于频域实现方法的线性调频脉冲压缩雷达数字匹配滤波算法的设计及仿真。 最后，在Quartus Ⅱ 6.0平台上，完成模拟器中脉冲压缩等信号处理部分基于Verilog HDL 语言的软件设计及功能、时序仿真，并完成了相关硬件的设计。
上传时间： 2013-07-13
上传用户：squershop
介绍matlab自动代码生成及电动汽车模型建立
上传时间： 2013-04-24
上传用户：scorpion
一种基于FPGA的Deflate压缩算法研究与实现
上传时间： 2013-07-04
上传用户：dapangxie
CCSDS组织(空间数据系统咨询委员会)于2005年公布了新的图像压缩标准，该标准算法采用基于小波变换的比特平面编码方法，支持无损有损压缩编码和精确码率控制并具有较好的抗误码能力和非常高的图像压缩性能，能满足实际应用中的多种需求。同时该算法具有较低的算法复杂度，易于低功耗硬件实现，并且对航天图像具有较高的适应性，因此，在航天应用方面具有广阔的前景。 本论文主要针对CCSDS图像压缩算法的FPGA硬件实现，在有限的硬件资源下，提出高速高效的CCSDS图像压缩编码器设计方案并在已有的FPGA硬件平台上加以实现。本文首先对CCSDS图像压缩算法的编码原理进行详细介绍；然后提出DWT、BPE和码流组织这三大模块的并行化硬件实现方案，并给出了进行批量仿真测试的仿真平台设计方案。最后在Xilinx VIRTEX-II FPGA平台上经过成功验证，测试结果表明系统各项技术指标可满足星载图像压缩的要求。
上传时间： 2013-06-13
上传用户：wanghui2438
·期刊论文：分形图像压缩编码的原理与发展趋势
上传时间： 2013-06-13
上传用户：TRIFCT
· 摘要： 提出了一种基于DSP和FPGA的自动报靶系统的设计方法,主要阐述了系统的软硬件设计方法,并提出用模糊聚类分析识别靶心.对比其它设计方法.该方法适应性强、灵活性高,设计调试方便.
上传时间： 2013-04-24
上传用户：whenfly
有关于自动增益控制(AGC)的一些电路和原理，搜集整理的
上传时间： 2013-04-24
上传用户：visit8888
