简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块,并调试得到正确仿真...
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块,并调试得到正确仿真...
基于T6963C的LCD液晶显示的实现.doc发表在《自动化技术与应用》的软件设计文章...
verilog语言中 数据类型与逻辑运算关系式...
werilog语言中关于 组合逻辑时序逻辑的表达...
理解树结构的逻辑特性; 2 熟练掌握二叉树的逻辑结构特性及各种存储方法; 3 熟练掌握二插树的各种基本操作,尤其是三种遍历算法以及线索化算法。 4 进一步了解和掌握类的私有和公有成员...
C语言精彩百例第1-44例 实例1 数据类型转换 实例2 转义字符 实例3 关系和逻辑运算 实例4 自增自减 实例5 普通位运算 实例6 位移运算 实例7 字符译码 实例8 指针操作符...
Verilog HDL语言的PPT教程。包括简介、逻辑概念、语法和示例。...
Groovy动态语言 运行在JVM中的动态语言 可以方便的处理业务逻辑变化大的业务...
软件测试课件 黑盒测试 白盒测试 测试自动化...
中南大学数字电子技术课程设计--数字钟的设计 一.设计目的 1. 进一步掌握各芯片的逻辑功能及使用方法。 2. 进一步掌握数字钟的设计方法和和计数器相互级联的方法。 3. 进一步掌握数字系统的...