vhdl语言描述分频器,实现2、4、8、16……分频,经过实践...
verilog分频器~时钟为50hmz,波特率采用9600bps~...
这是一个用VHDL语言写的分频程序,可用得着...
VHDL实现50%占空比。并且是奇数分频。...
任意数分频的各种设计方法,包括奇偶分频,小数分频等等。...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源