文件是I2C总线读写测试程序；将跳线器JP6短接，使用外部22.1184MHz晶振. * 功能：定义 0 ~ 9 键为数字键， A ~ F 为功能键。按 A 键后，可按0 ~ 9 数字键， * 从零地址开始存储该键值，并送LED数码管上显示该键值。按 B 键后，从零地 * 址开始读取数据值，并送LED数码管上显示。读取速度每秒一次。按 C 键后， * 停止任何操作。
上传时间： 2016-06-13
上传用户：tedo811
介绍了模拟数字转换器静态和动态参数测试技术以及实现测试的硬件平台及软件 环境，采用斜波或纯正弦信号作为输入信号，用数字集成电路测试系统控制采样，并将模拟数字 转换后的数据存储，利用测试系统内的软件将存储数据进行变换，来获得模拟数字转换器的静态 参数和动态参数测试结果。该测试方法具有可编程的优点，是非常适用的测试方法。
上传时间： 2013-11-30
上传用户：gaome
基于NS2仿真器的AODV路由协议的测试！
上传时间： 2014-01-03
上传用户：plsee
此程序是进行测试ｊａｖａ中子类父类构造器的调用顺序的，可以帮助理解ｊａｖａ调用机制
上传时间： 2014-02-26
上传用户：wuyuying
s3c2140 led 测试程序,包括寄存器配置
上传时间： 2016-07-05
上传用户：清风冷雨
用于数据块容错编码校验的芯片的RS编码器设计的测试代码
上传时间： 2014-05-29
上传用户：lijinchuan
8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。 2． ultiplier_quick_add_5 即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。 3． ultiplier_unit_4 这个模块是用来实现部分积的，每一个模块实现一个部分积的4位，因此一个部分积需要4个这个模块来实现。总共需要12个这样的模块。 4．Multiplier_full_add 这是一位的全加器，在实现部分积相加的时候，通过全加器的阵列来实现的。
标签： ultipler_quick_add booth 乘法器 测试
上传时间： 2016-07-12
上传用户：zhaiye
TSM c5000 控制内部定时器的C测试代码
上传时间： 2016-07-23
上传用户：498732662
D1分辨率测试序列产生器，可以用于测试编码器的编码性能。
上传时间： 2014-01-17
上传用户：coeus
S3C44B0X开发板上的蜂鸣器测试程序，经实验成功，欢迎下载。
上传时间： 2013-12-24
上传用户：牛布牛
