适合高速Viterbi译码器的hdl的设计与实现
适合高速Viterbi译码器的hdl的设计与实现...
适合高速Viterbi译码器的hdl的设计与实现...
基于XilinxFPGA的高速Viterbi回溯译码器...
维特比译码器的asic设计的相关论文...
reed-solomon译码器。共有7个文件,分别为译码器的7个模块。...
3-8译码器地简单实现,采用QUARTUSii5.0环境编译...
就是个译码器,用cpld实现的译码器是verilog写的...
7段数码显示译码器设计7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是二进制的,所以输出表达都是十六进制的,为了满足十...
关于哈弗曼树的编码译码,以及用文件形式输出的的算法...
万年历数码管实现 用单片机 译码器 实现的...
viterbi译码器的IP核,可以直接编译使用...