具有很好功能的循环冗余码的编码器 对VERILOG的学习很有帮助
上传时间: 2013-12-19
上传用户:gdgzhym
LDPC码的实现,包括编码器和解码器,使用了DCT.
上传时间: 2013-12-05
上传用户:黑漆漆
CRC码产生器与校验器程序 Features : Executes in one clock cycle per data word Any polynomial from 4 to 32 bits Any data width from 1 to 256 bits Any initialization value Synchronous or asynchronous reset
标签: polynomial Features Executes clock
上传时间: 2013-12-18
上传用户:Ants
作品简介:基于51单片机的信号发送器,理论距离是3000米,实际受到现实的干扰,信号发送距离降缩短到1500米以上.可以配备多个接收器,实现多机通讯. 作品作用:例如手动输入A,B,C,D 80个不同的信号,启动发送,那么配备的多个接收器能接收到这80个信号.
上传时间: 2013-12-24
上传用户:zhengjian
这是一个verilog源码的优先编码器,可以通过led显示结果。
上传时间: 2016-10-28
上传用户:wsf950131
可以用H.264编码解码器源码(c语言)-can use H.264 codec source (c language).
上传时间: 2016-11-05
上传用户:aa54
计算输入公式 字符转换器 例如(A+B)*c的值等
上传时间: 2014-01-11
上传用户:515414293
用matlab实现的TURBO码编码。编码器由两个RSC卷积编码器构成
上传时间: 2014-01-13
上传用户:jjj0202
Generate trellis data of a rate-1/n convolutional encoder.卷积码1/n的编码器,注意生成的是非系统码。
标签: convolutional Generate trellis encoder
上传时间: 2014-12-20
上传用户:ghostparker
“Manchester码(双相码)编码器
标签: Manchester 双相 编码器
上传时间: 2014-01-15
上传用户:huannan88