基于单片机实现遥控编码器PT2262的软件解码
上传时间： 2013-06-26
上传用户：michael52
阐述了一种基于反射式光电传感器的直流电机测速及控制系统K该系统可适用于无法采用旋转编码器和测速电机进行直流电机测速与控制的场合L 文中采用斯密特触发器、异或门、D 触发器以及可逆计数器设计了可用于脉冲
上传时间： 2013-05-17
上传用户：busterman
现代喷气织机以其高速、高性能等优势，占据了无梭织机的大部分市场，并成为最有发展前景的一种织机。送经、卷取机构是织机控制系统的重要组成部分，其对经纱张力的控制精度已成为评定织机质量的重要技术指标。因此，提高和改善喷气织机的电子送经和卷取控制系统的性能非常必要，而且，开发具有高速、高精度的独立电子送经和卷取控制模块具有广阔的应用前景。 本课题研究开发了一款独立的电子送经和卷取控制模块，通过人机界面或CAN通讯对该控制系统所需参数进行设置，使其可以根据参数设置应用于不同型号的喷气织机。通过对系统的控制分析，本课题主要从硬件电路设计、软件控制及张力控制算法三个方面进行研究。 首先，通过对喷气织机的性能要求及控制器结构与性能的综合考虑，系统采用以高速ARM7TDMI为内核的低功耗微处理器LPC2294作为系统控制器，该控制器不仅速度快、性能稳定，而且其丰富的外围模块大大简化了硬件电路的设计。硬件电路设计采用模块化设计方法，主要功能模块包括嵌入式最小系统模块、主轴编码器采集模块、张力采集模块、电机控制模块、通讯模块、人机界面模块、输入输出信号模块等。根据系统需要，对各个模块的控制器件进行选取，并设计出各个模块的接口电路。最后，为了提高系统的稳定性和可靠性，在硬件电路设计中采取了隔离、去耦等硬件抗干扰措施。 在软件设计方面，系统采用嵌入式实时操作系统μC/OS-II，便于系统升级和维护。在系统硬件平台的基础上，根据设计要求对操作系统内核进行剪裁和移植，并对系统时钟节拍进行修改。结合硬件电路及系统控制要求，对系统启动代码进行修改；并根据系统对各个功能模块控制的时效性要求，对系统任务进行合理规划。为了说明系统采用该RTOS的可行性，对实时性要求最高的张力采集任务进行了实时性分析。对CAN通讯协议进行制定和编程实现，并对I2C、CAN和LCD驱动程序进行开发，另外，对每个任务的功能及控制流程和任务间及任务与中断间的信息通讯进行了说明。系统在软件方面也采用了一定的抗干扰技术，对硬件抗干扰进行补充。 最后，针对经纱张力的非线性和滞后性等复杂特性，对张力调节采用模糊参数自整定PID控制算法，设计出张力模糊参数自整定PID控制器。并在Matlab及Simulink工具下，对PID控制器下的张力算法及模糊参数自整定PID控制器下的张力算法进行仿真研究。而且对张力模糊PID控制算法在LPC2294中的实现进行了说明。关键词：ARM； μC/OS-II；喷气织机；送经卷取；模糊PID
上传时间： 2013-06-11
上传用户：ivan-mtk
本文以星载图像数据的压缩与加密为背景，对CCSDS图像压缩算法和AES数据加密算法做了深入研究。文章的主要工作包括： (1)实现了CCSDS图像压缩算法的C程序，并且与SPIHT算法和JPEG2000算法在星载图像压缩领域做了简单的对比； (2)对原始CCSDS图像压缩算法进行了改进。实验结果表明，改进后的算法在提升算法性能的同时，降低了算法的复杂度； (3)研究了AES数据加密标准，并实现了该算法的C程序； (4)用VerilogHDL语言实现了CCSDS图像压缩算法和AES数据加密算法的编码器； (5)在FPGA硬件平台上，验证了这两种算法编码器的正确性和有效性。
上传时间： 2013-04-24
上传用户：pwcsoft
H.264作为新一代视频编码标准，相比上一代视频编码标准MPEG2，在相同画质下，平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构，实现灵活性极大，其规定了三个档次，每个档次支持一组特定的编码功能，并支持一类特定的应用，因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能，但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析，并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法，提高了帧内预测编码的效率。在该算法下进行帧内预测时，为了得到一个宏块的预测模式，需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度，本文改进了帧内预测模式选择算法。实践证明，在PSNR值的损失可以忽略不计的情况下，该算法相比原算法，帧内编码时间平均节约60﹪以上，对编码的实时性有较大帮助。 为了实现实时编码，考虑到FPGA的高效运算速度和使用灵活性，本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构，并对影响编码速度，且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真，并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中，进行了在线测试，验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进，算法实现简单，对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试，这对H.264编码器芯片的设计有着积极的借鉴性。
上传时间： 2013-05-25
上传用户：refent
偏振模色散(PMD)是限制光通信系统向高速率和大容量扩展的主要障碍，尤其是160Gb/s光传输系统中，由PMD引起的脉冲畸变现象更加严重。为了克服PMD带来的危害，国内外已经开始了对PMD补偿的研究。但是目前的补偿系统复杂、成本高且补偿效果不理想，因此采用前向纠错(FEC)和偏振扰偏器配合抑制PMD的方法，可以实现低成本的PMD补偿。 在实验中将扰偏器连入光时分复用系统，通过观察其工作前后的脉冲波形，发现扰偏器的应用改善了系统的性能。随着系统速率的提高，对扰偏器速率的要求也随之提高，目前市场上扰偏器的速率无法满足160Gb/s光传输系统要求。通过对偏振扰偏器原理的分析，决定采用高速控制电路驱动偏振控制器的方法来实现高速扰偏器的设计。扰偏器采用铌酸锂偏振控制器，其响应时间小于100ns，是目前偏振控制器能够达到的最高速率，但是将其用于160Gb/s高速光通信系统扰偏时，这个速率仍然偏低，因此，提出采用多段铌酸锂晶体并行扰偏的方法，弥补铌酸锂偏振控制器速率低的问题。通过对几种处理器的分析和比较，选择DSP+FPGA作为控制端，DSP芯片用于产生随机数据，FPGA芯片具有丰富的I/O引脚，工作频率高，可以实现大量数据的快速并行输出。这样的方案可以充分发挥DSP和FPGA各自的优势。另外对数模转换芯片也要求响应速度快，本论文以FPGA为核心，完成了FPGA与其它芯片的接口电路设计。在QuartusⅡ集成环境中进行FPGA的开发，使用VHDL语言和原理图输入法进行电路设计。 本文设计的偏振扰偏器在高速控制电路的驱动下，可以实现大量的数据处理，采用多段铌酸锂晶体并行工作的方法，可以提高偏振扰偏器的速率。利用本方案制作的扰偏器具有高扰偏速率，适合应用于160Gb/s光通信系统中进行PMD补偿。
上传时间： 2013-04-24
上传用户：suxuan110425
近年来,随着微电子技术的高速发展,数字图像压缩编码技术的逐渐成熟,实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用,图像压缩/解压的IC芯片也已成为多媒体技术的核心,实现这些算法芯片的研究成为信息产业的新热点.该文基于FPGA设计了JPEG图像压缩编解码芯片,通过改进算法优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性.在JPEG编码器设计中,改进了JEONG的DCT变换算法,采用流水线优化算法解决时间并行性问题,提高了DCT/IDCT模块的运算速度;设计了基于查找表结构的定点乘法器,便于在设计中共享乘法单元,以适应流水线设计的要求;依据Huffman编码表的规律性,采用并行查找表结构,用较少的存储单元完成Huffman编解码的运算,同时也提高了编解码速度.在JPEG解码器设计中,根据Huffman码字本身的特点和JPEG标准,设计了一种Huffman码字分组结构,基于该结构提出分组Huffman查找表及地址编码的设计方法,进而完成了新的快速Huffman解码算法及其模块设计.整个设计及其各个模块都在ALTERA公司的EDA工具QUARTUSII平台上进行了逻辑综合及功能和时序仿真.综合和仿真结果表明,基于FPGA的JPEG图像编解码芯片消耗很少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利用率方面均达到了较优的状态,可满足实时JPEG图像编解码的要求.在逻辑设计的基础上,该设计可以进一步作硬件仿真和实验,将源代码烧录进FPGA芯片,作为独立器件或有自主知识产权的JPEG IP模块,应用于可视电话、手机和会议电视等低成本JPEG编解码系统的实现.
上传时间： 2013-05-31
上传用户：yuying4000
该文探讨了以FPGA(Field Programmable Gates Array)为平台,使用HDL(Hardware Description Language)语言设计并实现符合JPEG静态图象压缩算法基本模式标准的图象压缩芯片.在简要介绍JPEG基本模式标准和FPGA设计流程的基础上,针对JPEG基本模式硬件编码器传统结构的缺点,提出了一种新的改进结构.JPEG基本模式硬件编码器改进结构的设计思想、设计结构和Verilog设计实现在其后章节中进行了详细阐述,并分别给出了改进结构中各个模块的单独测试结果.在该文的测试部分,阐述利用实际图像作为输入,从FPGA的输出得到了正确的压缩图像,计算了相应的图像压缩速度和图象质量指标,并与软件压缩的速度和结果做了对比,提出了未来的改进建议.
上传时间： 2013-04-24
上传用户：Andy123456
近年来，基于DSP和FPGA的运动控制系统己成为新一代运动控制系统的主流。基于DSP和FPGA的运动控制系统不仅具有信息处理能力强，而且具有开放性、实时性、可靠性的特点，因此在机器人运动控制领域具有重要的应用价值。 论文从步行康复训练器的设计与制作出发，主要进行机器人的运动控制系统设计和研究。文章首先提出了多种运动控制系统的实现方案。根据它们的优缺点，选定以DSP和FPGA为核心进行运动控制系统平台的设计。 论文详细研究了以DSP和FPGA为核心实现运动控制系统的软、硬件设计，利用DSP实现运动控制系统总体结构与相关功能模块，利用FPGA实现运动控制系统地址译码电路、脉冲分配电路以及光电编码器信号处理电路，并对以上电路系统进行了功能仿真和时序仿真。 结果表明，基于DSP和FPGA为核心的运动控制系统不仅实现了设计功能要求，同时提高了机器人运动控制系统的开放性、实时性和可靠性，并大大减小了系统的体积与功耗。
上传时间： 2013-06-22
上传用户：debuchangshi
随着微电子技术和电力电子技术的飞速发展，运动控制系统正朝着通用化、智能化、微型化的方向发展。目前，以数字信号处理器（DSP）和现场可编程门阵列（FPGA）为核心的运动控制卡已成为运动控制器的发展主流。它可方便地以插卡形式嵌入PC机，将PC机强大的信息处理能力和开放式特点与运动控制卡的运动控制能力相结合，具有信息处理能力强、开放程度高、运动控制方便、通用性好的特点。因此，本文通过对运动控制技术的深入研究，开发了一款以DSP和FPGA为主控单元、基于PCI总线的运动控制卡。 首先，设计了运动控制卡硬件电路，对控制卡的DSP和FPGA外围电路、PCI总线接口电路、模拟量输出电路、编码器信号采集电路、通用I/O接口电路等实现方法进行了详细讨论。 为提高控制卡的硬件集成度和可靠性，通过对FPGA的编程设计，在FPGA中实现了PCI总线目标设备接口控制器、双端口RAM、DDA精插补电路、DAC接口电路、编码器信号处理电路和数字I/O信号处理电路。 基于改进的数字PID控制器和前馈控制，设计开发了运动控制卡的位置闭环伺服控制器，并整定了控制器参数，获得良好的伺服控制特性。 最后，采用WinDriver开发了控制卡的驱动程序，并详细介绍了驱动程序的开发流程。
上传时间： 2013-08-01
上传用户：00.00
