低压电力线通信(PLC)具有网络分布广、无需重新布线和维护方便等优点。近年来，低压电力线通信被看成是解决信息高速公路“最后一英里”问题的一种方案，在国内外掀起了一个新的研究热潮。电力线信道中不仅存在多径干扰和子信道衰落，而且还存在开关噪声和窄带噪声，因此在电力线通信系统中，信道编码是不可或缺的重要组成部分。 本文着重研究了在FPGA上实现OFDM系统中的信道编解码方案。其中编码端由卷积码编码器和交织器组成，解码端由Viterbi译码器和解交织器组成，同时为了与PC机进行通信，还在FPGA上做了一个RS232串行接口模块，以上所有的模块均采用硬件描述语言VerilogHDL编写。另外，峰值平均功率比(PAR)较大是OFDM系统所面临的一个重要问题，必须要考虑如何降低大峰值功率信号出现的概率。本文重点研究了三种降低PAR的方法：即信号预畸变技术、信号非畸变技术和编码技术。这三种方法各有优缺点，但是迄今为止还没有一种好方法能够彻底地解决OFDM系统中较高PAR的弊病。本论文内容安排如下：第一章介绍了课题的背景，可编程器件和OFDM技术的发展历程。第二章详细介绍了OFDM的原理以及实现OFDM所采用的一些技术细节。第三章详细介绍了本课题中信道编码的方案，包括信道编码的基本原理，组成结构以及方案中采用的卷积码和交织的原理及设计。第四章详细讨论了编码方案如何在FPGA上实现，包括可编程逻辑器件FPGA/CPLD的结构特点，开发流程，以及串口通信接口、编解码器的FPGA设计。第五章详细介绍了如何降低OFDM系统中的峰值平均功率比。最后，在第六章总结全文，并对课题中需要进一步完善的方面进行了探讨。
上传时间： 2013-04-24
上传用户：520
本文主要研究Turbo码的编码和译码算法及其FPGA硬件实现.在概述信道编码理论及其发展历程之后,简要地论述了Turbo码的原理.然后分别对Turbo码的MAP译码算法,LOG-MAP算法进行推导,在给出LOG-MAP的推导之后,提出了对于LOG-MAP译码算法的两点改进,采用三阶牛顿插值函数对校验函数进行拟合,采用双滑动窗口技术取代传统的单滑动窗口技术.Turb码还有一种译码复杂度相对较低的算法——SOVA算法,本文也给出了SOVA算法的详细推导过程.在对LOG-MAP和SOVA算法的详细推导之后,本文给出Turbo码的软件仿真,采用Matlab语言编写Turbo码仿真系统程序,仿真系统比较了单滑动窗口技术和双滑动窗口技术在不同的信噪比下的译码性能.在软件仿真的基础上,本文给出了Turbo码编码器和采用LOG-MAP译码算法译码器的FPGA硬件实现方法.
上传时间： 2013-06-19
上传用户：plsee
1993年，Turbo码的提出，以其接近Shannon极限的优异的性能在编码界引起了轰动，并成为研究的热点。随着研究的不断深入和技术的发展，目前，Turbo码已经应用到很多实际通信系统中。同时，如何实现Turbo码编译码器成为了人们研究的重点。 论文以基于FPGA实现Turbo码编译码器为研究目标，首先分析了Turbo码的基本编译码原理和3GPP标准的Turbo码编码结构。然后分析了MAP译码算法，Log-MAP译码算法和Max-Log-MAP译码算法，接着仔细分析了对系统性能影响的各个参数并逐一进行选择，最后对各个选择的系统进行仿真，对仿真的结果进行比较论证，确定满足系统性能要求的各个参数。 论文在系统仿真分析论证的基础之上，进行了Turbo码编码器的设计实现和硬件测试，选择Max-Log-MAP译码算法进行了Turbo码译码器的FPGA设计实现和硬件测试。最后完成整个通信系统的搭建和调试。主要针对FPGA实现的数据量化、定点数据表示方式、Max-Log-MAP算法子译码器关键运算单元的FPGA设计和译码的时序控制进行了深入研究，完成了固定译码长度的Turbo码译码器的FPGA设计实现，并利用ModelSim和MATLAB分别对译码器进行了时序功能验证和FPGA定点仿真测试。
上传时间： 2013-05-30
上传用户：www240697738
低密度校验码（LDPC，Low Density Parity Check Code）是一种性能接近香农极限的信道编码，已被广泛地采用到各种无线通信领域标准中，包括我国的数字电视地面传输标准、欧洲第二代卫星数字视频广播标准（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至将来4G通信系统中的核心技术之一。 当今LDPC码构造的主流方向有两个，分别是结合准循环（QC，Quasi Cyclic）移位结构的单次扩展构造和类似重复累积（RA，Repeat Accumulate）码构造。相应地，主要的LDPC码编码算法有基于生成矩阵的算法和基于迭代译码的算法。基于生成矩阵的编码算法吞吐量高，但是需要较多的寄存器和ROM资源；基于迭代译码的编码算法实现简单，但是吞吐量不高，且不容易构造高性能的好码。 本文在研究了上述几种码构造和编码算法之后，结合编译码器综合实现的复杂度考虑，提出了一种切实可行的基于二次扩展（Dex，Duplex Expansion）的QC-LDPC码构造方法，以实现高吞吐量的LDPC码收发端；并且充分利用该类码校验矩阵准循环移位结构的特点，结合RU算法，提出了一种新编码器的设计方案。 基于二次扩展的QC-LDPC码构造方法，是通过对母矩阵先后进行乱序扩展（Pex，Permutation Expansion）和循环移位扩展（CSEx，Cyclic Shift Expansion）实现的。在此基础上，为了实现可变码长、可变码率，一般编译码器需同时支持多个乱序扩展和循环移位扩展的扩展因子。本文所述二次扩展构造方法的特点在于，固定循环移位扩展的扩展因子大小不变，支持多个乱序扩展的扩展因子，使得译码器结构得以精简；构造得到的码字具有近似规则码的结构，便于硬件实现；（伪）随机生成的循环移位系数能够提高码字的误码性能，是对硬件实现和误码性能的一种折中。 新编码器在很大程度上考虑了资源的复用，使得实现复杂度近似与码长成正比。考虑到吞吐量的要求，新编码器结构完全抛弃了RU算法中串行的前向替换（FS，Forward Substitution）模块，同时简化了流水线结构，由原先RU算法的6级降低为4级；为了缩短编码延时，设计时安排每一级流水线计算所需的时钟数大致相同。 这种码字构造和编码联合设计方案具有以下优势：相比RU算法，新方案对可变码长、可变码率的支持更灵活，吞吐量也更大；相比基于生成矩阵的编码算法，新方案节省了50％以上的寄存器和ROM资源，单位资源下的吞吐量更大；相比类似重复累积码结构的基于迭代译码的编码算法，新方案使高性能LDPC码的构造更为方便。以上结果都在Xilinx Virtex II pro 70 FPGA上得到验证。 通过在实验板上实测表明，上述基于二次扩展的QC-LDPC码构造和相应的编码方案能够实现高吞吐量LDPC码收发端，在实际应用中具有很高的价值。 目前，LDPC码正向着非规则、自适应、信源信道及调制联合编码方向发展。跨层联合编码的构造方法，及其对应的编码算法，也必将成为信道编码理论未来的研究重点。
上传时间： 2013-07-26
上传用户：qoovoop
本文对OFDM基带调制解调系统的：FPGA设计进行了研究和论述，重点实现其中的RS码编、译码模块和基带成形滤波器模块。本文首先介绍了OFDM调制的原理和OFDM基带调制解调系统的总体设计，以及FPGA设计的基本原则。接着介绍了RS码的编码原理和时域迭代译码算法，在此基础上设计实现RS码编码器和译码器。然后介绍了成形滤波的原理和多种实现成形滤波器的结构，采用多相结构设计实现了平方根升余弦滚降滤波器。
上传时间： 2013-06-11
上传用户：TF2015
在数字通信中，采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段，并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下，卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构；而概率译码不仅基于码的代数结构，还利用了信道的统计特性，能充分发挥卷积码的特点，使译码错误概率达到很小。 卷积码译码器的设计是由高性能的复杂译码器开始的，对于概率译码最初的序列译码，随着译码约束长度的增加，其译码错误概率可达到非常小。后来慢慢地向低性能的简单译码器演化，对不太长的约束长度，维特比(Viterbi)算法是非常实用的。维特比算法是一种最大似然的译码方法。当编码约束度不太大(小于等于10)或者误码率要求不太高(约10-5)时，Viterbi译码算法效率很高，速度很快，译码器也较简单。 目前，卷积码在数传系统，尤其是在卫星通信、移动通信等领域已被广泛应用。 本论文对卷积码编码和Viterbi译码的设计原理及其FPGA实现方案进行了研究。同时，将交织和解交织技术应用于编码和解码的过程中。 首先，简要介绍了卷积码的基础知识和维特比译码算法的基本原理，并对硬判决译码和软判决译码方法进行了比较。其次，讨论了交织和解交织技术及其在纠错码中的应用。然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。最后，在Quartus Ⅱ平台上对硬判决译码和软判决译码以及有无交织等不同情况进行了仿真，并根据仿真结果分析了维特比译码器的性能。 分析结果表明，系统的误码率达到了设计要求，从而验证了译码器设计的可靠性，所设计基于FPGA的并行Viterbi译码器适用于高速数据传输的场合。
上传时间： 2013-04-24
上传用户：zhenyushaw
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
HCS08HCS12系列单片机 飞思卡尔公司的 HCS08/HCS12 系列 MCU，因其速度快、功能强、功耗小、价 格低等特点，在业界得到了广泛的应用。 在 HCS08/HCS12 系列 MCU 中，飞思卡尔引入了新的片上调试技术——BDM。 这种调试技术由于其优越的性能而逐渐被业界接受，成为广泛使用的MCU在线编程 调试方法。针对 BDM 技术，国外公司提供了功能强大的编程调试器，但价格高昂， 难以被国内广大用户接受；国内一些高校也进行了相关研究开发，但是研发的编程调 试器大多存在以下三个问题：一是随着飞思卡尔MCU总线频率的不断提高，这些编 程调试器已经不能适应与高频率MCU的通信的要求；二是无法与飞思卡尔的集成开 发环境 CodeWarrior 兼容，使用很不方便；三是由于采用 USB1.1 协议，导致整体通 信速度很慢。 本文对国内外已有的HCS08/HCS12 编程调试器进行了深入的技术分析，综合目 前微控制器的最新发展技术，提出了采用USB2.0 通信接口的编程调试器硬件及底层 驱动的设计方案，实现了一种新型高效的适用于飞思卡尔 HCS08/HCS12 系列 MCU 的 USBDM（Universal BDM，通用 BDM编程调试器)，有效地解决了国内编程调试 器普遍存在的频率瓶颈及通信速度。同时，本文在研究CodeWarrior的通信接口规范 的基础上，剖析了CodeWarrior中通信接口函数的功能，实现了作者编程调试器体系 中的通信函数，使之适用于 CodeWarrior 开发环境。USBDM 编程调试器通信函数动 态链接库的设计，不仅便于使用编程调试器进行二次开发，也方便了驱动程序的更新。
上传时间： 2013-10-28
上传用户：youke111
本书从应用的角度，详细地介绍了MCS-51单片机的硬件结构、指令系统、各种硬件接口设计、各种常用的数据运算和处理程序及接口驱动程序的设计以及MCS-51单片机应用系统的设计，并对MCS-51单片机应用系统设计中的抗干扰技术以及各种新器件也作了详细的介绍。本书突出了选取内容的实用性、典型性。书中的应用实例，大多来自科研工作及教学实践，且经过检验，内容丰富、翔实。 本书可作为工科院校的本科生、研究生、专科生学习MCS-51单片机课程的教材，也可供从事自动控制、智能仪器仪表、测试、机电一体化以及各类从事MCS-51单片机应用的工程技术人员参考。 第一章 单片微型计等机概述 1.1 单片机的历史及发展概况 1.2 单片机的发展趋势 1.3 单片机的应用 1.3.1 单片机的特点 1.3.2 单片机的应用范围 1.4 8位单片机的主要生产厂家和机型 1.5 MCS-51系列单片机 第二章 MCS-51单片机的硬件结构 2.1 MCS-51单片机的硬件结构 2.2 MCS-51的引脚 2.2.1 电源及时钟引脚 2.2.2 控制引脚 2.2.3 I/O口引脚 2.3 MCS-51单片机的中央处理器（CPU） 2.3.1 运算部件 2.3.2 控制部件 2.4 MCS-51存储器的结构 2.4.1 程序存储器 2.4.2 内部数据存储器 2.4.3 特殊功能寄存器（SFR） 2.4.4 位地址空间 2.4.5 外部数据存储器 2.5 I/O端口 2.5.1 I/O口的内部结构 2.5.2 I／O口的读操作 2.5.3 I／O口的写操作及负载能力 2.6 复位电路 2.6.1 复位时各寄存器的状态 2.6.2 复位电路 2.7 时钟电路 2.7.1 内部时钟方式 2.7.2 外部时钟方式 2.7.3 时钟信号的输出 第三章 MCS-51的指令系统 3.1 MCS-51指令系统的寻址方式 3.1.1 寄存器寻址 3.1.2 直接寻址 3.1.3 寄存器间接寻址 3.1.4 立即寻址 3.1.5 基址寄存器加变址寄存器间址寻址 3.2 MCS-51指令系统及一般说明 3.2.1 数据传送类指令 3.2.2 算术操作类指令 3.2.3 逻辑运算指令 3.2.4 控制转移类指令 3.2.5 位操作类指令 第四章 MCS-51的定时器/计数器 4.1 定时器／计数器的结构 4.1.1 工作方式控制寄存器TMOD 4.1.2 定时器／计数器控制寄存器TCON 4.2 定时器／计数器的四种工作方式 4.2.1 方式0 4.2.2 方式1 4.2.3 方式2 4.2.4 方式3 4.3 定时器／计数器对输入信号的要求 4.4 定时器／计数器编程和应用 4.4.1 方式o应用（1ms定时） 4.4.2 方式1应用 4.4.3 方式2计数方式 4.4.4 方式3的应用 4.4.5 定时器溢出同步问题 4.4.6 运行中读定时器／计数器 4.4.7 门控制位GATE的功能和使用方法（以T1为例） 第五章 MCS-51的串行口 5.1 串行口的结构 5.1.1 串行口控制寄存器SCON 5.1.2 特殊功能寄存器PCON 5.2 串行口的工作方式 5.2.1 方式0 5.2.2 方式1 5.2.3 方式2 5.2.4 方式3 5.3 多机通讯 5.4 波特率的制定方法 5.4.1 波特率的定义 5.4.2 定时器T1产生波特率的计算 5.5 串行口的编程和应用 5.5.1 串行口方式1应用编程（双机通讯） 5.5.2 串行口方式2应用编程 5.5.3 串行口方式3应用编程（双机通讯） 第六章 MCS-51的中断系统 6.1 中断请求源 6.2 中断控制 6.2.1 中断屏蔽 6.2.2 中断优先级优 6.3 中断的响应过程 6.4 外部中断的响应时间 6.5 外部中断的方式选择 6.5.1 电平触发方式 6.5.2 边沿触发方式 6.6 多外部中断源系统设计 6.6.1 定时器作为外部中断源的使用方法 6.6.2 中断和查询结合的方法 6.6.3 用优先权编码器扩展外部中断源 第七章 MCS-51单片机扩展存储器的设计 7.1 概述 7.1.1 只读存储器 7.1.2 可读写存储器 7.1.3 不挥发性读写存储器 7.1.4 特殊存储器 7.2 存储器扩展的基本方法 7.2.1 MCS-51单片机对存储器的控制 7.2.2 外扩存储器时应注意的问题 7.3 程序存储器EPROM的扩展 7.3.1 程序存储器的操作时序 7.3.2 常用的EPROM芯片 7.3.3 外部地址锁存器和地址译码器 7.3.4 典型EPROM扩展电路 7.4 静态数据存储的器扩展 7.4.1 外扩数据存储器的操作时序 7.4.2 常用的SRAM芯片 7.4.3 64K字节以内SRAM的扩展 7.4.4 超过64K字节SRAM扩展 7.5 不挥发性读写存储器扩展 7.5.1 EPROM扩展 7.5.2 SRAM掉电保护电路 7.6 特殊存储器扩展 7.6.1 双口RAMIDT7132的扩展 7.6.2 快擦写存储器的扩展 7.6.3 先进先出双端口RAM的扩展 第八章 MCS-51扩展I/O接口的设计 8.1 扩展概述 8.2 MCS-51单片机与可编程并行I／O芯片8255A的接口 8.2.1 8255A芯片介绍 8.2.2 8031单片机同8255A的接口 8.2.3 接口应用举例 8.3 MCS-51与可编程RAM/IO芯片8155H的接口 8.3.1 8155H芯片介绍 8.3.2 8031单片机与8155H的接口及应用 8.4 用MCS-51的串行口扩展并行口 8.4.1 扩展并行输入口 8.4.2 扩展并行输出口 8.5 用74LSTTL电路扩展并行I/O口 8.5.1 用74LS377扩展一个8位并行输出口 8.5.2 用74LS373扩展一个8位并行输入口 8.5.3 MCS-51单片机与总线驱动器的接口 8.6 MCS-51与8253的接口 8.6.1 逻辑结构与操作编址 8.6.2 8253工作方式和控制字定义 8.6.3 8253的工作方式与操作时序 8.6.4 8253的接口和编程实例 第九章 MCS-51与键盘、打印机的接口 9.1 LED显示器接口原理 9.1.1 LED显示器结构 9.1.2 显示器工作原理 9.2 键盘接口原理 9.2.1 键盘工作原理 9.2.2 单片机对非编码键盘的控制方式 9.3 键盘/显示器接口实例 9.3.1 利用8155H芯片实现键盘／显示器接口 9.3.2 利用8031的串行口实现键盘／显示器接口 9.3.3 利用专用键盘／显示器接口芯片8279实现键盘／显示器接口 9.4 MCS-51与液晶显示器（LCD）的接口 9.4.1 LCD的基本结构及工作原理 9.4.2 点阵式液晶显示控制器HD61830介绍 9.5 MCS-51与微型打印机的接口 9.5.1 MCS-51与TPμp－40A/16A微型打印机的接口 9.5.2 MCS-51与GP16微型打印机的接口 9.5.3 MCS-51与PP40绘图打印机的接口 9.6 MCS-51单片机与BCD码拨盘的接口设计 9.6.1 BCD码拨盘 9.6.2 BCD码拨盘与单片机的接口 9.6.3 拨盘输出程序 9.7 MCS-51单片机与CRT的接口 9.7.1 SCIBCRT接口板的主要特点及技术参数 9.7.2 SCIB接口板的工作原理 9.7.3 SCIB与MCS-51单片机的接口 9.7.4 SCIB的CRT显示软件设计方法 第十章 MCS-51与D/A、A/D的接口 10.1 有关DAC及ADC的性能指标和选择要点 10.1.1 性能指标 10.1.2 选择ABC和DAC的要点 10.2 MCS-51与DAC的接口 10.2.1 MCS-51与DAC0832的接口 10.2.2 MCS-51同DAC1020及DAC1220的接口 10.2.3 MCS-51同串行输入的DAC芯片AD7543的接口 10.3 MCS-51与ADC的接口 10.3.1 MCS-51与5G14433（双积分型）的接口 10.3.2 MCS-51与ICL7135（双积分型）的接口 10.3.3 MCS-51与ICL7109（双积分型）的接口 10.3.4 MCS-51与ADC0809（逐次逼近型）的接口 10.3.5 8031AD574（逐次逼近型）的接口 10.4 V/F转换器接口技术 10.4.1 V／F转换器实现A／D转换的方法 10.4.2 常用V／F转换器LMX31简介 10.4.3 V／F转换器与MCS-51单片机接口 10.4.4 LM331应用举例 第十一章 标准串行接口及应用 11.1 概述 11.2 串行通讯的接口标准 11.2.1 RS-232C接口 11.2.2 RS-422A接口 11.2.3 RS-485接口 11.2.4 各种串行接口性能比较 11.3 双机串行通讯技术 11.3.1 单片机双机通讯技术 11.3.2 PC机与8031单片机双机通讯技术 11.4 多机串行通讯技术 11.4.1 单片机多机通讯技术 11.4.2 IBM-PC机与单片机多机通讯技术 11.5 串行通讯中的波特率设置技术 11.5.1 IBM－PC/XT系统中波特率的产生 11.5.2 MCS-51单片机串行通讯波特率的确定 11.5.3 波特率相对误差范围的确定方法 11.5.4 SMOD位对波特率的影响 第十二章 MCS-51的功率接口 12.1 常用功率器件 12.1.1 晶闸管 12.1.2 固态继电器 12.1.3 功率晶体管 12.1.4 功率场效应晶体管 12.2 开关型功率接口 12.2.1 光电耦合器驱动接口 12.2.2 继电器型驱动接口 12.2.3 晶闸管及脉冲变压器驱动接口 第十三章 MCS-51单片机与日历的接口设计 13.1 概述 13.2 MCS-51单片机与实时日历时钟芯片MSM5832的接口设计 13.2.1 MSM5832性能及引脚说明 13.2.2 MSM5832时序分析 13.2.3 8031单片机与MSM5832的接口设计 13.3 MCS-51单片机与实时日历时钟芯片MC146818的接口设计 13.3.1 MC146818性能及引脚说明 13.3.2 MC146818芯片地址分配及各单元的编程 13.3.3 MC146818的中断 13.3.4 8031单片机与MC146818的接口电路设计 13.3.5 8031单片机与MC146818的接口软件设计 第十四章 MCS-51程序设计及实用子程序 14.1 查表程序设计 14.2 散转程序设计 14.2.1 使用转移指令表的散转程序 14.2.2 使用地地址偏移量表的散转程序 14.2.3 使用转向地址表的散转程序 14.2.4 利用RET指令实现的散转程序 14.3 循环程序设计 14.3.1 单循环 14.3.2 多重循环 14.4 定点数运算程序设计 14.4.1 定点数的表示方法 14.4.2 定点数加减运算 14.4.3 定点数乘法运算 14.4.4 定点数除法 14.5 浮点数运算程序设计 14.5.1 浮点数的表示 14.5.2 浮点数的加减法运算 14.5.3 浮点数乘除法运算 14.5.4 定点数与浮点数的转换 14.6 码制转换 ……
上传时间： 2013-11-06
上传用户：xuanjie
