decoder3_8实现了FPGA或CPLD 实现3-8译码器的功能
标签： decoder FPGA CPLD 译码器
上传时间： 2014-01-07
上传用户：x4587
3-8译码器和8-3BCD七段显示译码器
标签： BCD 译码器 显示译码器
上传时间： 2013-12-24
上传用户：xhz1993
计数器和译码器的程序，基于EDA的VHDL语言
标签： 计数器 程序 译码器
上传时间： 2014-01-18
上传用户：csgcd001
四位微程序控制器的指令译码器，运用VHDL语言实现。
标签： 微程序控制器 指令 译码器
上传时间： 2017-07-18
上传用户：qunquan
简单的38译码器,语句较为简捷明了.供大家参考学习.
标签： 译码器 家
上传时间： 2017-07-21
上传用户：sdq_123
7段译码器，是quartusII8.1项目如果安装了可以马上用
标签： 译码器
上传时间： 2013-11-28
上传用户：13681659100
一种基于FPGA的Viterbi译码器一种基于FPGA的Viterbi译码器
标签： Viterbi FPGA 译码器
上传时间： 2013-11-25
上传用户：xg262122
EDA 七段译码器 VHDL代码
标签： VHDL EDA 译码器 代码
上传时间： 2014-11-01
上传用户：yyq123456789
RS译码器的C源代码,采用了BM算法，钱搜索，和福尼算法求错误值
标签： RS译码器 源代码 算法
上传时间： 2017-08-07
上传用户：cursor
基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片：CycloneII EP2C35F672C6
标签： CycloneII VDHL FPGA 672C
上传时间： 2014-01-17
上传用户：banyou
