VIP专区-嵌入式/单片机编程源码精选合集系列（108）资源包含以下内容：1. 启动代码实验 S3C2410的开发环境是ADS1.2.2. i2c是菲利普1987获得的专利必须得到菲利普的授权才能使用.3. 三星的S3C44B0X用IO口驱动LCD240128...对初学者比较有用。.4. 很不错的USB转232芯片.5. 无线芯片开发文档.6. samsung s3c2410 的sd/mmc driver.7. 数字化显示的时钟包含源程序哦。高精度.8. MSP430单片机对SD卡的操作例程.9. fat32 file system的规格文档（ver 1.03 2000）. 对想实现或访问fat32文件系统的程序员来说是必不可少的资料.10. 基于PIC24 UCOS-II 2.83源程序下载.11. 18b20的c程序+串口通讯＋595显示温度.12. 5.7的tft屏320X240点.13. mp4原理图和pcb设计 不知道是那家公司的 主芯片可能是巨力的.14. 一个小巧的嵌入式图形系统wGUI, 可以用VC编译.15. MF RC500的一个设计的源代码.16. 2006281380.17. DS1302四位八段数码管显示的完整程序-C语言 这段程序,不仅可以运用在数码管上,同样可以运用到液晶上进行显示.只要对程序上稍加改进就可以了..18. 摘 要 基于AC/DC 开关电源PWM 控制芯片的工作原理.19. 计算嵌入维程序.20. DS18B20中文质量.21. 本文是通过文中方法来求最小嵌入维程序.子程序,相重构程序..22. SED1335(RA8835)控制的320240液晶画任意斜率直线和任意大小的圆的算法程序.23. pastry算法的英文翻译和相关算法.24. 5402的最小系统原理图,很多网友要的,传上来5402的最小系统原理图.25. SPLC501液晶显示模组为128X64点阵.26. H263的解码编码器.27. 详细的关于arm处理器指令集的介绍。是很好的学习arm指令集的教材和编程参考收藏册.28. 采用matlab图形用户界面GUI制作阵列天线方向图.29. 以香农编码定理为依据,采用二进制香农编码方法,利用C语言在VC++平台上进行软件算法的实现.30. AT91SAM926中文数据手册 便于开发阅读.31. 9200的原理图 已经制版验证过 完全可以放心使用.32. pic电子书籍 PIC编程应用笔记 英文 但是很有用的.33. 自己做的数字PID控制的vc++源代码.34. protel原理图 H桥电机驱动器 特点：5-7V低电压供电.35. s3c2440的dma操作控制程序.36. s3c2440的CAMERA操作控制程序（OV9650摄像头）.37. 交换机原理.38. PSpice教程.39. C8051F06x 系列单片机中文数据手册.40. 单片机开发板原理图 供处学者使用.
上传时间： 2013-04-15
上传用户：eeworm
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
EDA卷积码编解码器实现技术针对某扩频通信系统数据纠错编码的需要, 构造并分析了(2 , 1 , 6) 卷积码编解码器的基本工作原理, 提出了基于MAX +
上传时间： 2013-07-18
上传用户：ynwbosss
随着移动终端、多媒体、Internet网络、通信，图像扫描技术的发展，以及人们对图象分辨率，质量要求的不断提高，用软件压缩难以达到实时性要求，而且会带来因传输大量原始图象数据带来的带宽要求，因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换，量化后的处理环节，是图像压缩中必不可少的部分。研究熵编解码器的硬件实现，具有广阔的应用背景。本文以星载视频图像压缩的硬件实现项目为背景，对熵编码器和解码器的硬件实现进行探讨，给出了并行熵编码和解码器的实现方案。熵编解码器中的难点是huffman编解码器的实现。在设计并行huffman编码方案时通过改善Huffman编码器中变长码流向定长码流转换时的控制逻辑,避免了因数据处理不及时造成数据丢失的可能性，从而保证了编码的正确性。而在实现并行的huffman解码器时，解码算法充分利用了规则化码书带来的码字的单调性，及在特定长度码字集内码字变化的连续性，将并行解码由模式匹配转换为算术运算，提高了存储器的利用率、系统的解码效率和速度。在实现并行huffman编码的基础上，结合针对DC子带的预测编码，针对直流子带的游程编码，能够对图像压缩系统中经过DWT变换，量化，扫描后的数据进行正确的编码。同时，在并行huffman解码基础上的熵解码器也可以解码出正确的数据提供给解码系统的后续反量化模块，进一步处理。在本文介绍的设计方案中，按照自顶向下的设计方法，对星载图像压缩系统中的熵编解码器进行分析，进而进行逻辑功能分割及模块划分，然后分别实现各子模块，并最终完成整个系统。在设计过程中，用高级硬件描述语言verilogHDL进行RTL级描述。利用了Altera公司的QuartusII开发平台进行设计输入、编译、仿真，同时还采用modelsim仿真工具和symplicity的综合工具，验证了设计的正确性。通过系统波形仿真和下板验证熵编码器最高频率可以达到127M，在62.5M的情况下工作正常。而熵解码器也可正常工作在62.5M，吞吐量可达到2500Mbps，也能满足性能要求。仿真验证的结果表明：设计能够满足性能要求，并具有一定的使用价值。
上传时间： 2013-05-19
上传用户：吴之波123
该论文讨论如何采用一种串行无逆的Berlekamp-Massey(BM)算法,设计应用于DVB系统中的RS(204,188)信道编码/解码电路,并通过FPGA的验证.RS解码器的设计采用无逆BM算法,并利用串行方式来实现,不仅避免了求逆运算,而且只需用3个有限域乘法器就可以实现,大大的降低了硬件实现的复杂度,并且因为在硬件实现上,采用了3级流水线(pipe-line)的处理结构.RS编码器的设计中,利用有限域常数乘法器的特性对编码电路进行优化.这些技术的采用大大的提高了RS编/解码器的效率,节省了RS编/解码器所占用资源.
上传时间： 2013-08-05
上传用户：BOBOniu
本文在阐述卷积码编解码器基本工作原理的基础上，提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计（2，1，6）卷积码编解码器的方法。
上传时间： 2013-06-16
上传用户：zfh920401
介绍用FPGA设计实现MIL-STD1553B部接口中的曼彻斯特码编解码器
上传时间： 2013-08-30
上传用户：Amygdala
基于fpga的JPEG编解码器设计，采用流水线优化解决时间并行性问题，提高DCT/IDCT模块的运行速度。
上传时间： 2013-08-31
上传用户：taa123456
用CPLD控制曼彻斯特编解码器，很详细的文字说明。
上传时间： 2013-09-01
上传用户：xiaodu1124
论文格式，内含Viterbi编解码器的完整vhdl代码，文件为.nh格式
上传时间： 2013-09-03
上传用户：qiaoyue
