缓冲存储器

利用Xilinx FPGA和存储器接口生成器简化存储器接口

FPGA 设计人员在满足关键时序余量的同时力争实现更高性能，在这种情况下，存储器接口的设计是一个一向构成艰难而耗时的挑战。Xilinx FPGA 提供 I/O 模块和逻辑资源，从而使接口设计变得更简单、更可

标签： Xilinx FPGA 存储器接口生成器

上传时间： 2013-11-06

上传用户：372825274
基于FPGA的DDR2 SDRAM存储器用户接口设计

使用功能强大的FPGA来实现一种DDR2 SDRAM存储器的用户接口。该用户接口是基于XILINX公司出产的DDR2 SDRAM的存储控制器，由于该公司出产的这种存储控制器具有很高的效率，使用也很广泛，可知本设计具有很大的使用前景。本设计通过采用多路高速率数据读写操作仿真验证，可知其完全可以满足时序要求，由综合结果可知其使用逻辑资源很少，运行速率很高，基本可以满足所有设计需要。

标签： SDRAM FPGA DDR2 存储器

上传时间： 2013-10-13

上传用户：zxh122
使用Nios II紧耦合存储器教程

使用Nios II紧耦合存储器教程 Chapter 1. Using Tightly Coupled Memory with the Nios II Processor Reasons for Using Tightly Coupled Memory . . . . . . . . . . . . . . . . . . . . . . . 1–1 Tradeoffs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–1 Guidelines for Using Tightly Coupled Memory . . . .. . . . . . . . 1–2 Hardware Guidelines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–2 Software Guidelines . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . . . 1–3 Locating Functions in Tightly Coupled Memory . . . . . . . . . . . . . 1–3 Tightly Coupled Memory Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–4 Restrictions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–4 Dual Port Memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . . 1–5 Building a Nios II System with Tightly Coupled Memory . . . . . . . . . . . 1–5

标签： Nios 耦合存储器教程

上传时间： 2013-10-12

上传用户：黄婷婷思密达
Nios II软件开发人员手册中的缓存和紧耦合存储器部分

Nios II 软件开发人员手册中的缓存和紧耦合存储器部分 Nios® II embedded processor cores can contain instruction and data caches. This chapter discusses cache-related issues that you need to consider to guarantee that your program executes correctly on the Nios II processor. Fortunately, most software based on the Nios II hardware abstraction layer (HAL) works correctly without any special accommodations for caches. However, some software must manage the cache directly. For code that needs direct control over the cache, the Nios II architecture provides facilities to perform the following actions:

标签： Nios 软件开发存储器

上传时间： 2013-10-25

上传用户：虫虫虫虫虫虫
在Altera 28nm FPGA上解决100-GbE线路卡设计挑战

支持40 GbE、100 GbE和Interlaken的高密度硬核MLD/PCS模块，从而提高系统集成度。宽带数据缓冲，提供1,600-Mbps外部存储器接口。数据包处理和流量管理功能的高效实现。更高的系统性能，同时保持功耗和成本预算不变。

标签： Altera FPGA 100 GbE

上传时间： 2013-10-15

上传用户：liansi
vs23s010 1M spi 静态存储器

由VLSI自主研发的 1M spi 静态存储器

标签： s010 010 23s spi

上传时间： 2013-10-11

上传用户：yqs138168
I2C总线存储器的数据复制

I2C总线存储器的数据复制

标签： I2C 总线存储器数据复制

上传时间： 2013-11-06

上传用户：bruce
图解实用电子技术丛书存储器IC的应用技巧

图解实用电子技术丛书存储器IC的应用技巧

标签： 图解 IC的电子技术存储器

上传时间： 2013-10-09

上传用户：wfymay
LPC1300用户手册 Flash存储器编程固件

引导装载程序（boot loader）控制复位后的初始化操作，并提供对Flash存储器进行编程的方法。这可以对空片进行初始编程、对事先已编程的芯片进行擦除和再编程或者是在系统运行时通过系统中的应用程序对Flash存储器进行编程。19.3特性在系统编程：在系统编程（ISP）是通过使用引导装载程序软件和UART0串口对片内Falsh存储器进行编程/再编程的方法。这种方法也可以在芯片位于终端用户板时使用；在应用编程：在应用编程（IAP）是通过终端用户的应用代码对片内Flash存储器进行擦除/写操作的方法；只有LPC134x系列Cortex-M3微控制器支持从USB端口引导，通过将其枚举为大容量存储器等级（MSC）设备来连接到USB主机接口（仅适用于Windows操作系统）；Flash访问时间可通过Flash控制器模块中的寄存器来配置；每个扇区的擦除时间为100ms±5%；而每个256字节的模块，其编程时间为1ms±5%。

标签： Flash 1300 LPC 用户手册

上传时间： 2013-11-04

上传用户：weixiao99
存储器和高速缓存技术

　　存储器的分类　　内部存储器的系统结构　　动、静态读写存储器RAM的基本存储单元与芯片

标签： 存储器高速缓存

上传时间： 2013-11-06

上传用户：ztj182002