虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

综合测试

  • 基于FPGA数字电压表的设计报告

    基于FPGA数字电压表的设计   EDA是电子设计自动化(Electronic Design Automation)的缩写,在20世纪60年代中期从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来的。 EDA技术就是以计算机为工具,设计者在EDA软件平台上,用硬件描述语言VHDL完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。本电压表的电路设计正是用VHDL语言完成的 。此次设计采用的是Altera公司 的Quartus II 7.0软件。本次设计的参考电压为2.5V,精度为0.01V。此电压表的设计特点为通过软件编程下载到硬件实现,设计周期短,开发效率高。

    标签: FPGA 数字电压表 报告

    上传时间: 2013-10-22

    上传用户:Shaikh

  • verilog 不可综合语句

    FPGA里面有一些语法是无法综合的,我查了很多资料 加上自己的经验总结了本文档 希望对大家有用。

    标签: verilog

    上传时间: 2013-11-23

    上传用户:一诺88

  • MC8051+IPcore实验教程及相关源代码

      本教程内容力求以详细的步骤和讲解让读者以最快的方式学会 MC8051 IP core 的应用以及相关设计软件的使用,并激起读者对 SOPC 技术的兴趣。本实验重点讲 8051Core 的应用,并通过一个简单 C51 程序对51Core 进行硬件测试。   本实验教程的内容编排如下:   第 1 章简单的描述了 MC8051 IP core的基本结构及一些应用说明。   第 2 章详细的介绍 8051Core 综合、编译应用。包括 Quartus II、Synplify Pro 软件的基本应用,ROM、RAM 模块的生成,8051Core 的封装及应用测试。   附录 A为 MC8051 IP Core 的指令集。   在阅读本教程的过程中,请读者注意以下几点:    本教程在写作过程中遵循“宁可啰唆一点,也不放过细节”的方针。在教程中的某些地方,有些读者可能觉得很“简单” ,甚至显得有些啰唆,但对大多数初学者可能并非如此。因为作者认为,足够简单甚至可以跳过的内容,对某些读者来说,未必能一下子就弄清楚,所以,本教程很 多地方将尽量阐述清楚,以节省读者理解的时间。但在后面的章节中,如果涉及的细节在前面章节中已经提及,这些内容就会省略。   最 后作者要强调的是,本教程旨在引路,不会带领读者掌握更深层次的开发,更高级的应用希望读者自己去挖掘。

    标签: IPcore 8051 MC 实验教程

    上传时间: 2013-10-26

    上传用户:归海惜雪

  • IPC介电常数测试方法

    IPC介电常数测试方法

    标签: IPC 介电常数 测试方法

    上传时间: 2013-11-15

    上传用户:gaoliangncepu

  • verilog可综合与不可综合语句概述

    关于Verilog中的可综合语句和不可综合语句的汇总介绍

    标签: verilog

    上传时间: 2013-11-27

    上传用户:squershop

  • 大规模FPGA设计中的多点综合技术

      本文介绍了在大规模FPGA设计中可以提高综合效率和效果的多点综合技术,本文适合大规模FPGA的设计者和Synplify pro的用户阅读。  

    标签: FPGA 大规模 多点

    上传时间: 2013-11-04

    上传用户:变形金刚

  • HDL的可综合设计简介

    本文简单探讨了verilog HDL设计中的可综合性问题,适合HDL初学者阅读     用组合逻辑实现的电路和用时序逻辑实现的   电路要分配到不同的进程中。   不要使用枚举类型的属性。   Integer应加范围限制。    通常的可综合代码应该是同步设计。   避免门级描述,除非在关键路径中。

    标签: HDL 综合设计

    上传时间: 2013-11-18

    上传用户:swaylong

  • MENTOR中测试点的自动添加功能介绍

    随着 EDA  设计的蓬勃发展,加之高速器件的大面积应用,单板的密度越来越大,提高 PCB单板的设计效率,已经成为我们亟待解决的问题。而 PCB 单机布线所花费的时间往往成为制约某一项目进度的瓶颈, 为大幅度提高单板整体设计效率,使用 MENTOR 公司的 ExpeditionPCB 布线器进行多人协同设计能很好地解决这个问题。而为了验证生产质量,需要在单板上添加在线测试点,如何应用 Mentor 布线工具来自动添加测试点提高工作效率显得尤为重要,本文就如何使用 ExpeditionPCB布线器自动添加测试点给出一些基本方法。 [关键词]  Mentor、测试点、提高效率

    标签: MENTOR 测试点 自动

    上传时间: 2013-10-19

    上传用户:jeffery

  • 基于CPLD的QDPSK调制解调电路设计

    为了在CDMA系统中更好地应用QDPSK数字调制方式,在分析四相相对移相(QDPSK)信号调制解调原理的基础上,设计了一种QDPSK调制解调电路,它包括串并转换、差分编码、四相载波产生和选相、相干解调、差分译码和并串转换电路。在MAX+PLUSⅡ软件平台上,进行了编译和波形仿真。综合后下载到复杂可编程逻辑器件EPM7128SLC84-15中,测试结果表明,调制电路能正确选相,解调电路输出数据与QDPSK调制输入数据完全一致,达到了预期的设计要求。 Abstract:  In order to realize the better application of digital modulation mode QDPSK in the CDMA system, a sort of QDPSK modulation-demodulation circuit was designed based on the analysis of QDPSK signal modulation-demodulation principles. It included serial/parallel conversion circuit, differential encoding circuit, four-phase carrier wave produced and phase chosen circuit, coherent demodulation circuit, difference decoding circuit and parallel/serial conversion circuit. And it was compiled and simulated on the MAX+PLUSⅡ software platform,and downloaded into the CPLD of EPM7128SLC84-15.The test result shows that the modulation circuit can exactly choose the phase,and the output data of the demodulator circuit is the same as the input data of the QDPSK modulate. The circuit achieves the prospective requirement of the design.

    标签: QDPSK CPLD 调制解调 电路设计

    上传时间: 2013-10-28

    上传用户:jyycc

  • EDA工程建模及其管理方法研究2

    EDA工程建模及其管理方法研究2 1 随着微电子技术与计算机技术的日益成熟,电子设计自动化(EDA)技术在电子产品与集成电路 (IC)芯片特别是单片集成(SoC)芯片的设计应用中显得越来越重要。EDA技术采用“自上至下”的设计思想,允许设计人员能够从系统功能级或电路功能级进行产品或芯片的设计,有利于产品在系统功能上的综合优化,从而提高了电子设计项目的协作开发效率,降低新产品的研发成本。 近十年来,EDA电路设计技术和工程管理方面的发展主要呈现出两个趋势: (1) 电路的集成水平已经进入了深亚微米的阶段,其复杂程度以每年58%的幅度迅速增加,芯片设计的抽象层次越来越高,而产品的研发时限却不断缩短。 (2) IC芯片的开发过程也日趋复杂。从前期的整体设计、功能分,到具体的逻辑综合、仿真测试,直至后期的电路封装、排版布线,都需要反复的验证和修改,单靠个人力量无法完成。IC芯片的开发已经实行多人分组协作。由此可见,如何提高设计的抽象层次,在较短时间内设计出较高性能的芯片,如何改进EDA工程管理,保证芯片在多组协作设计下的兼容性和稳定性,已经成为当前EDA工程中最受关注的问题。

    标签: EDA 工程建模 管理方法

    上传时间: 2013-10-15

    上传用户:shen007yue