虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

绕<b>线机</b>

  • 模拟ATM系统(JAVA与数据库):这个系统的功能是模拟ATM机的登陆、取款、更改密码等功能

    模拟ATM系统(JAVA与数据库):这个系统的功能是模拟ATM机的登陆、取款、更改密码等功能,利用了多线程、JDBC接口、GUI。

    标签: ATM JAVA 模拟

    上传时间: 2014-07-30

    上传用户:ddddddos

  • SCSI-2也称为Fast-SCSI

    SCSI-2也称为Fast-SCSI,传输速率为10MB/s。 后采用扩展总线宽度来增加数据流量的方式,提高整 体传输速率,于是SCSI-2规定了16位、32位数据总 线,使传输速率进一步提高为20MB/S,也就是Wide -SCSI,或是称作Fast SCSI-2。 Wide-SCSI采用4 位定址,使可连接的设备达到了15个。在接口电缆上, 为兼容SCSI-l所使用的A电缆,SCSI-2标准在A 电缆的基础上增加一条68pin的扁平电缆,称为B电 缆。目前还有不少SCSI的CD-ROM、CD-R、CD- RW还是使用SCSI-2界面。

    标签: SCSI Fast

    上传时间: 2014-12-03

    上传用户:change0329

  • 本系统以ASP.NET为开发平台

    本系统以ASP.NET为开发平台,SQL Server 2000为后台数据库,采用B/S模式,运行于校园网络系统平台上,用户及操作人员通过浏览器访问Web服务器,Web服务器再根据客户机的需要通过ADO.NET访问数据库。本系统中Web服务器为IIS5.0,数据库采用SQL Sever 2000。本系统适用于各大中小学校,其功能主要分为四大类: 用户管理:用于对用户的添加及对用户的删除及查询。 成绩管理:用于对成绩查询。 帮助信息:用于对本系统的具体操作进行详解。 本系统性能力求易于使用,具体有较高的扩展性和可维护性。

    标签: ASP NET 开发平台

    上传时间: 2015-10-21

    上传用户:z754970244

  • 本设 计 将 转换结束状态线STS与单片机的P1.7 相连

    本设 计 将 转换结束状态线STS与单片机的P1.7 相连,启动转换信号CE由单 片机的丽和丽相与所得,采用查询方式来读取AD574A的转换结果,由AO来 控制读取高8位和低4位。

    标签: STS 1.7 转换 状态

    上传时间: 2014-01-06

    上传用户:13215175592

  • 实现宽带定时自动拨号断线

    实现宽带定时自动拨号断线,可用于突破IP限制的网络自动投票机。

    标签: 宽带 定时 自动

    上传时间: 2015-11-14

    上传用户:rocwangdp

  • 图论中最小生成树Kruskal算法 及画图程序 M-函数 格式 [Wt,Pp]=mintreek(n,W):n为图顶点数,W为图的带权邻接矩阵

    图论中最小生成树Kruskal算法 及画图程序 M-函数 格式 [Wt,Pp]=mintreek(n,W):n为图顶点数,W为图的带权邻接矩阵,不构成边的两顶点之间的权用inf表示。显示最小生成树的边及顶点, Wt为最小生成树的权,Pp(:,1:2)为最小生成树边的两顶点,Pp(:,3)为最小生成树的边权,Pp(:,4)为最小生成树边的序号 附图,红色连线为最小生成树的图 例如 n=6 w=inf*ones(6) w(1,[2,3,4])=[6,1,5] w(2,[3,5])=[5,3] w(3,[4,5,6])=[5,6,4] w(4,6)=2 w(5,6)=6 [a,b]=mintreek(n,w)

    标签: mintreek Kruskal Wt Pp

    上传时间: 2015-11-30

    上传用户:dreamboy36

  • 第一章 数字信号处理、计算、程序、算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型

    第一章 数字信号处理、计算、程序、算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型 第五章 基本运算逻辑和它们的Verilog HDL模型 第六章 运算和数据流动控制逻辑 第七章 有限状态机和可综合风格的Verilog HDL

    标签: Verilog HDL 数字信号处理 基本概念

    上传时间: 2016-02-08

    上传用户:ardager

  • ADT600-1的基地址0x300,中断为7

    ADT600-1的基地址0x300,中断为7, 3个定时器采用级连,CLK0的时钟源是模块上的8M震荡器,中断源为71054定时器的输出OUT2。采集电压范围为+/-5V,请按《ADT200/ADT600技术手册 版本B》上的说明对SW1,W5,W6,W9跳线。若你想修改中断号和基地址,请修改config.h相应的常量ADT_IRQ, ADT_BASE定义,然后重新编译安装,即运行make all 注意:不要在其他文件中修改。

    标签: ADT 600 300 基地址

    上传时间: 2016-02-12

    上传用户:evil

  • ADT600-1的基地址0x300,中断为7

    ADT600-1的基地址0x300,中断为7, 3个定时器采用级连,CLK0的时钟源是模块上的8M震荡器,中断源为71054定时器的输出OUT2。采集电压范围为+/-5V,请按《ADT200/ADT600技术手册 版本B》上的说明对SW1,W5,W6,W9跳线。若你想修改中断号和基地址,请修改config.h相应的常量ADT_IRQ, ADT_BASE定义,然后重新编译安装,即运行make all 注意:不要在其他文件中修改。

    标签: ADT 600 300 基地址

    上传时间: 2013-12-10

    上传用户:tonyshao

  • ADT600-1的基地址0x300,中断为7

    ADT600-1的基地址0x300,中断为7, 3个定时器采用级连,CLK0的时钟源是模块上的8M震荡器,中断源为71054定时器的输出OUT2。采集电压范围为+/-5V,请按《ADT200/ADT600技术手册 版本B》上的说明对SW1,W5,W6,W9跳线。若你想修改中断号和基地址,请修改config.h相应的常量ADT_IRQ, ADT_BASE定义,然后重新编译安装,即运行make all 注意:不要在其他文件中修改。

    标签: ADT 600 300 基地址

    上传时间: 2013-12-25

    上传用户:wl9454