对于常规VDMOS器件结构， Rdson与BV存在矛盾关系，要想提高BV，都是从减小EPI参杂浓度着手，但是外延层又是正向电流流通的通道，EPI参杂浓度减小了，电阻必然变大，Rdson增大。所以对于普通VDMOS，两者矛盾不可调和。 但是对于COOLMOS，这个矛盾就不那么明显了。通过设置一个深入EPI的的P区，大大提高了BV，同时对Rdson上不产生影响。为什么有了这个深入衬底的P区，就能大大提高耐压呢？ 对于常规VDMOS，反向耐压，主要靠的是N型EPI与body区界面的PN结，对于一个PN结，耐压时主要靠的是耗尽区承受，耗尽区内的电场大小、耗尽区扩展的宽度的面积，也就是下图中的浅绿色部分，就是承受电压的大小。常规VDMOS，P body浓度要大于N EPI， PN结耗尽区主要向低参杂一侧扩散，所以此结构下，P body区域一侧，耗尽区扩展很小，基本对承压没有多大贡献，承压主要是P body－－N EPI在N型的一侧区域，这个区域的电场强度是逐渐变化的，越是靠近PN结面（a图的A结），电场强度E越大。所以形成的浅绿色面积有呈现梯形。
上传时间： 2013-11-11
上传用户：小眼睛LSL
简单明了
上传时间： 2014-12-23
上传用户：徐孺
pn结的形成及三极管的工作原理动画
上传时间： 2013-10-16
上传用户：咔乐坞
本电路针对过程控制应用提供一款完全可编程的通用模拟前端(AFE)，支持2/3/4线RTD配置、带冷结补偿的热电偶输入、单极性和双极性输入电压、4 mA至20 mA输入，串行控制的8通道单刀单掷开关ADG1414用于配置选定的测量模式。
上传时间： 2013-10-23
上传用户：taozhihua1314
零漂移放大器可动态校正其失调电压并重整其噪声密度。自稳零型和斩波型是两种常用类型，可实现 nV 级失调电压和极低的失调电压时间/温度漂移。放大器的 1/f 噪声也视为直流误差，也可一并消除。零漂移放大器为设计师提供了很多好处：首先，温漂和 1/f 噪声在系统中始终起着干扰作用，很难以其它方式消除，其次，相对于标准的放大器，零漂移放大器具有较高的开环增益、电源抑制比和共模抑制比，另外，在相同的配置下，其总输出误差低于采用标准精密放大器的输出误差
上传时间： 2013-11-23
上传用户：kristycreasy
MOS关模型 Cgs：由源极和沟道区域重叠的电极形成的，其电容值是由实际区域的大小和在不同工作条件下保持恒定。Cgd：是两个不同作用的结果。第一JFET区域和门电极的重叠，第二是耗尽区电容（非线性）。等效的Cgd电容是一个Vds电压的函数。Cds：也是非线性的电容，它是体二极管的结电容，也是和电压相关的。这些电容都是由Spec上面的Crss，Ciss和Coss决定的。由于Cgd同时在输入和输出，因此等效值由于Vds电压要比原来大很多，这个称为米勒效应。由于SPEC上面的值按照特定的条件下测试得到的，我们在实际应用的时候需要修改Cgd的值。
上传时间： 2013-12-09
上传用户：qlpqlq
桥架设计合理，保证合适的线缆弯曲半径。上下左右绕过其他线槽时，转弯坡度要平缓，重点注意两端线缆下垂受力后是否还能在不压损线缆的前提下盖上盖板。放线过程中主要是注意对拉力的控制，对于带卷轴包装的线缆，建议两头至少各安排一名工人，把卷轴套在自制的拉线杆上，放线端的工人先从卷轴箱内预拉出一部分线缆，供合作者在管线另一端抽取，预拉出的线不能过多，避免多根线在场地上缠结环绕。拉线工序结束后，两端留出的冗余线缆要整理和保护好，盘线时要顺着原来的旋转方向，线圈直径不要太小，有可能的话用废线头固定在桥架、吊顶上或纸箱内，做好标注，提醒其他人员勿动勿踩。
标签： 综合布线系统
上传时间： 2013-10-18
上传用户：zhangjinzj
第二部分：DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章 内存模块的叠层设计.............................................................................145第三章 内存模块的时序要求.............................................................................1493.1 无缓冲（Unbuffered）内存模块的时序分析.......................................1493.2 带寄存器（Registered）的内存模块时序分析...................................154第四章 内存模块信号设计.................................................................................1594.1 时钟信号的设计.......................................................................................1594.2 CS 及CKE 信号的设计..............................................................................1624.3 地址和控制线的设计...............................................................................1634.4 数据信号线的设计...................................................................................1664.5 电源，参考电压Vref 及去耦电容.........................................................169第五章 内存模块的功耗计算.............................................................................172第六章 实际设计案例分析.................................................................................178 目前比较流行的内存模块主要是这三种：SDR，DDR，RAMBUS。其中，RAMBUS内存采用阻抗受控制的串行连接技术,在这里我们将不做进一步探讨，本文所总结的内存设计技术就是针对SDRAM 而言(包括SDR 和DDR)。现在我们来简单地比较一下SDR 和DDR，它们都被称为同步动态内存，其核心技术是一样的。只是DDR 在某些功能上进行了改进，所以DDR 有时也被称为SDRAM II。DDR 的全称是Double Data Rate，也就是双倍的数据传输率，但是其时钟频率没有增加，只是在时钟的上升和下降沿都可以用来进行数据的读写操作。对于SDR 来说,市面上常见的模块主要有PC100/PC133/PC166,而相应的DDR内存则为DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
上传时间： 2014-01-13
上传用户：euroford
CX8505是一款单芯片同步降压稳压器，在输入电压范围内可以持续提供3A的负载电流，具有软启动，低压保护，过流保护、过温保护等功能，待机模式下仅为0.03毫安 最具高性价比的车载充电器方案
上传时间： 2013-11-22
上传用户：zhuyibin
DU1763是一款兼容可控硅调光器的高压线性恒流控制器，可直接驱动多通道LED灯串。其电源系统结构简单，只需很少的外围元件就可以实现优秀的恒流特性的调光特性。主要应用于对体积、成本要求苛刻的非隔离兼容可控硅调光器的LED恒流驱动电源系统。同时由于无需电解电容及磁性元件等特点，可以实现很长的电源寿命。 DU1763可以根据实际应用情况去选择三通道或二勇斗。DU1763还可以多芯片并联或串联应用：其输出电流可通过电流采样电阻进行编程。可自适输出LED灯串的电压大小。 DU1763集成了专利的防过冲技术和过温补偿功能。DU1763还集成了各种保护功能，包括输出短路、输出开路、过温保护。从而提高了LED恒流电源的可靠性。
上传时间： 2013-11-06
上传用户：llandlu
