虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

结构框图

  • 数据结构查找(PPT)

    数据结构查找

    标签: 数据结构

    上传时间: 2014-12-31

    上传用户:四只眼

  • 笔记本硬件结构终极教程

    笔记本硬件结构终极教程

    标签: 笔记本 硬件结构 教程

    上传时间: 2013-10-13

    上传用户:gxf2016

  • 笔记本硬件结构终极教程

    笔记本硬件结构终极教程

    标签: 笔记本 硬件结构 教程

    上传时间: 2015-01-01

    上传用户:jasson5678

  • FPGA门级结构及其时序基础

    基础结构

    标签: FPGA 门级 时序

    上传时间: 2013-11-23

    上传用户:er1219

  • 高级FPGA设计 结构、实现和优化

      高级FPGA设计结构、实现和优化   作者:(美)克里兹著,孟宪元译;出版社:机械工程出版社   学FPGA不一定需要开发板,自己学会modelsim仿真、写testbench,用PC机仿真就能有不少长进。这些都看完,剩下的就靠做项目自己领悟,再加上高手指点。   《高级FPGA设计:结构、实现也优化》以FPGA设计为主题,覆盖了实践过程中最可能遇到的深层次问题,并提供了经验指导。在某些方面,《高级FPGA设计:结构、实现也优化》能够取代有限的工业经历,免去读者学习的困难。这种先进的、实用的方法,成为此书的特色。

    标签: FPGA

    上传时间: 2013-11-01

    上传用户:一诺88

  • NIOS整体开发结构基础经典

    NIOS整体开发结构基础经典

    标签: NIOS

    上传时间: 2014-11-08

    上传用户:坏天使kk

  • FPGA的基本结构

    首先得掌握FPGA的芯片结构

    标签: FPGA 基本结构

    上传时间: 2013-10-13

    上传用户:xianglee

  • 挠性印制板拐角防撕裂结构信号传输性能分析

    挠性印制板很容易在大应力的作用下造成开裂或断裂,在设计时常在拐角处采用抗撕裂结构设计以更好地改善FPC的抗撕裂的性能。

    标签: 挠性印制 信号传输 性能分析

    上传时间: 2013-11-20

    上传用户:kelimu

  • 基于FPGA的相关干涉仪算法的研究与实现

    提出一种利用FPGA实现相关干涉仪测向算法的方法,给出了测向系统的结构和组成框图,并详细介绍了FPGA内部模块的划分及设计流程,最后结合实际设计出一种实现方案,并讨论了该方案在宽带测向中较原有实现方式的优势。为了使算法更适于FPGA实现,提出了一种新的相位样本选取方法,并仿真验证了该方法与传统方法的等效性。

    标签: FPGA 干涉仪 法的研究

    上传时间: 2013-11-21

    上传用户:LP06

  • 通用阵列逻辑GAL实现基本门电路的设计

    通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用; 2.掌握GAL器件的设计原则和一般格式; 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计; 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。 二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定(不可编程)的或阵列和输出逻辑宏单元(OLMC)三部分构成。GAL芯片必须借助GAL的开发软件和硬件,对其编程写入后,才能使GAL芯片具有预期的逻辑功能。GAL22V10有10个I/O口、12个输入口、10个寄存器单元,最高频率为超过100MHz。 ispGAL22V10器件就是把流行的GAL22V10与ISP技术结合起来,在功能和结构上与GAL22V10完全相同,并沿用了GAL22V10器件的标准28脚PLCC封装。ispGAl22V10的传输时延低于7.5ns,系统速度高达100MHz以上,因而非常适用于高速图形处理和高速总线管理。由于它每个输出单元平均能够容纳12个乘积项,最多的单元可达16个乘积项,因而更为适用大型状态机、状态控制及数据处理、通讯工程、测量仪器等领域。ispGAL22V10的功能框图及引脚图分别见图1-1和1-2所示。 另外,采用ispGAL22V10来实现诸如地址译码器之类的基本逻辑功能是非常容易的。为实现在系统编程,每片ispGAL22V10需要有四个在系统编程引脚,它们是串行数据输入(SDI),方式选择(MODE)、串行输出(SDO)和串行时钟(SCLK)。这四个ISP控制信号巧妙地利用28脚PLCC封装GAL22V10的四个空脚,从而使得两种器件的引脚相互兼容。在系统编程电源为+5V,无需外接编程高压。每片ispGAL22V10可以保证一万次在系统编程。 ispGAL22V10的内部结构图如图1-3所示。 2.编译、下载源文件 用VHDL语言编写的源程序,是不能直接对芯片编程下载的,必须经过计算机软件对其进行编译,综合等最终形成PLD器件的熔断丝文件(通常叫做JEDEC文件,简称为JED文件)。通过相应的软件及编程电缆再将JED数据文件写入到GAL芯片,这样GAL芯片就具有用户所需要的逻辑功能。  3.工具软件ispLEVER简介 ispLEVER 是Lattice 公司新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心,能进行逻辑优化,将逻辑映射到器件中去,自动完成布局与布线并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的“Synplify”综合工具和Lattice的ispVM器件编程工具,ispLEVER软件提供给开发者一个简单而有力的工具。

    标签: GAL 阵列 逻辑 门电路

    上传时间: 2013-11-17

    上传用户:看到了没有